Quantum Sea

OCP APAC 2026 | Cyntecが示すモールドインダクタ、AI向け電源の小型化と飽和の課題

小さな青灰色の核を、空隙を残して外へ開く淡い殻が囲み、小型化と絶縁・放熱の両立を表した概念画像。

AI向けの半導体へ電力を届ける回路には、小さなインダクタが並びます。インダクタは磁界にエネルギーを蓄え、スイッチのオン・オフを使って電圧を変換する回路で、電流の変化を支える部品です。半導体が大きな電流を短時間に要求するほど、部品の小ささと電流への対応を両立しにくくなります。

CyntecのShuenChang Hung氏は、OCP APAC 2026で、金属粉末を使うモールドインダクタの開発を紹介しました。焦点は、AI向けASICの周囲に限られた空間で、必要な電流を扱える電源部品をどう収めるかです。[1]

小さくする前に、飽和の仕方を見る

インダクタの大きさを考えるときは、外形寸法だけでなく、磁性材料がどのように飽和するかも関わります。電流を増やして磁気飽和に近づくと、電流の変化を抑える性質であるインダクタンスが低下します。

講演資料では、フェライトを急激に飽和する材料、金属粉末を比較的緩やかに飽和する材料として対比しています。負荷が急に増えたときに、定格の目安を超えて電流が流れると、波形が大きく変わり、過電流保護や電流の検出にも影響します。ここで資料に出てくる「OCP」は過電流保護の略で、イベントを主催するOpen Compute Projectとは別の意味です。

飽和を考慮せずに部品を縮めると、必要なときに想定どおりの電流波形を保てない可能性があります。小型化は、磁性材料とコイル、回路の動作条件を合わせて検討する課題になります。[1]

同じ100nHでも、寸法と電流の指標が違う

資料はTLVR(Trans-Inductor Voltage Regulator)向けの部品を比較しています。TLVRは、一次・二次の巻線を持つ部品を使う電圧調整方式です。ここでは単相の二つの設計例に絞ると、比較の条件が見やすくなります。

表1 単相TLVR向け部品の公表比較例。資料[1]p.8の数値をもとにQuantum Sea作成。
項目 フェライト型 モールド型
寸法 12 × 6 × 12 mm 10 × 5 × 10 mm
インダクタンス 100 nH 100 nH
100℃でのIsat 112 A 130 A

外形寸法の積で比べると、864立方ミリメートルに対して500立方ミリメートルとなり、モールド型は約42%小さくなります。これは寸法から計算した外形体積の比較です。部品の間隔や周辺回路まで含めた基板面積が同じ割合で減る、という意味ではありません。

表のIsatは飽和電流の指標で、資料では100℃の値として示されています。ただし、この比較表には、Isatを決めるインダクタンスの低下率までは記されていません。値の大小だけから、あらゆる電源回路で使える電流や優劣を決めることはできません。

損失の比較にも条件があります。同じ資料では入力13.5V、出力1.83Vとし、スイッチング周波数を800kHzと1.2MHzに分けています。小型化と効率を評価するときも、こうした電圧や周波数をそろえて読む必要があります。[1]

複数の巻線をまとめると、製造精度も効いてくる

部品を一体化すると、磁性材料の性質だけでなく、巻線をどこに置くかが重要になります。Cyntecは、相と相の結合の強さを安定させるために、区画ごとの成形と、加熱・加圧した後の寸法を見込む設計を挙げています。

同じ相の一次巻線と二次巻線では、密着の仕方や曲げ半径、組み立て時の位置合わせが課題です。さらに耐電圧を確保するには、端子や巻線の間隔も必要になります。資料では、溝の形状を使って間隔を保つ方法を紹介しています。

図1の「Grooves」が示すのは、巻線が曲がる部分の近くに設けた溝です。拡大図は、巻線を密に収めながら互いの間隔を保つための形状を示しています。ただし、必要な間隔や耐電圧の値は図に記されていません。この形状だけで設計条件を決めることはできません。

Cyntec資料p.10の溝形状。一次・二次巻線の凡例、端子付近にあるGroovesの指示、曲がり部で巻線間の間隔を保つ形状の拡大図。寸法・耐電圧の数値は示されていない。
図1 一次・二次巻線の間隔を保つ溝形状。ShuenChang Hung(Cyntec)「Empowering AI Ecosystems: The Evolution of Molded Inductors for Next-Generation ASICs」、OCP APAC 2026、p.10左図を引用(図の領域を切り出し、拡縮。色・図中文字は変更なし)。講演資料[1]

つまり、電流を扱える材料へ置き換えるだけで完成するわけではありません。小さな体積の中で、磁気的な結合と電気的な絶縁を両立するために、材料、巻線、成形工程を合わせて設計しています。[1]

半導体の近くに収めるための選択肢

Cyntecは、こうした小型部品をVPD(Vertical Power Delivery、垂直方向からの給電)や、電源のモジュール化に使う候補として示しています。VPDでは部品の高さや置き場所が制約になるため、体積だけでなく、どの方向をどこまで小さくできるかが関わります。

講演で示されたのは、特定の比較条件における部品設計と、集積化に向けた課題です。モールド型を選べばいつでも効率が上がる、と一般化するのは適切ではありません。必要な電流変化、許される高さ、損失、巻線間の結合や絶縁を一緒に見ていくことが、AI向け電源の小型化につながります。

CyntecとDeltaの関係

CyntecはDelta Electronicsの完全子会社です。技術の発表主体はCyntecであり、親会社を含む事業全体についてはcyclewaveのDeltaの解説から読むことができます。[2]

参考資料

  1. ShuenChang Hung(Cyntec)「Empowering AI Ecosystems: The Evolution of Molded Inductors for Next-Generation ASICs」。OCP APAC 2026、pp.4–11。講演資料
  2. Cyntec「Milestones」。2010年のDelta Electronics完全子会社化を記載。公式沿革
  3. Open Compute Project「2026 OCP APAC Summit」公式資料一覧。公式カタログ