Quantum Sea

タグ: OCP APAC 2026

  • OCP APAC 2026 | NVIDIA Isingで量子ビットの周波数を探す、中央研究院の校正実験

    OCP APAC 2026 | NVIDIA Isingで量子ビットの周波数を探す、中央研究院の校正実験

    量子コンピューターに計算を任せるには、量子ビットへ適切な信号を送り、その応答を正しく読み取れる状態にしておく必要があります。回路図に同じゲート操作を書いても、実機で使う信号の周波数や振幅まで自動的に決まるわけではありません。

    台湾の中央研究院（Academia Sinica）のChiiDong Chen氏は、OCP APAC 2026の公開資料で、超伝導量子プロセッサーの立ち上げと校正を紹介しています。NVIDIA Isingを使う周波数同定の例では、弱い測定信号を受けて条件を調整し、ピークを見つけてから細かい探索へ進みます。AIの役割が見えてくるのは、この「測る、確かめる、次の測定を変える」という流れです。［1］

    ゲート操作を、実機で使えるパルスに合わせる

    超伝導量子ビットの制御では、短い電気信号であるパルスを使います。資料のゲート操作図には、XY駆動の振幅、周波数、位相、波形、継続時間と、Z制御の振幅、波形、継続時間が示されています。校正（キャリブレーション）は、こうした設定を測定結果に合わせて調整する工程です。［1］

    立ち上げでは、まず共振器や量子ビットがどの周波数に応答するかを調べます。続いて駆動条件や、状態を読み分けるための読み出し条件を合わせます。資料には、単一量子ビットの調整だけでなく、量子ビット間の影響や2量子ビットゲートを調べる工程も並びます。

    ここで大切なのは、一度決めた設定を順番に埋めれば終わる、という流れではないことです。資料の単一量子ビット校正例は、共振器の周波数、量子ビットの周波数、Zオフセット、XY駆動、読み出しを調べた後、ZオフセットやXY駆動の再調整へ戻ります。一つの測定結果が、次に使う条件を変えるのです。

    Chen氏は量子ビットが増えた際の課題として、全体の最適化、再校正の増加、見えにくい相関を挙げています。個々の設定を合わせる作業から、互いに影響する設定を繰り返し整える作業へ広がることが、自動化を考える背景にあります。

    計算機の判断を、量子制御装置へ戻す

    資料は、強化学習を使う校正の構成例として、NVIDIA Grace HopperとQuantum Machinesの制御装置OPX1000を示しています。計算側からパラメータを渡し、制御装置がパルスを送って、量子ハードウェアから読み出した情報を戻す構成です。［1］

    接続図にはNVQLink、OP-NICとともに、PCIe経由64Gb/s、往復遅延3.5µsという値が記されています。これは図に示された接続の値です。周波数を探索し、測定を評価して校正を終えるまでの所要時間を示すものではありません。

    この強化学習の構成例に続き、資料はNVIDIA Isingを使った周波数同定を紹介します。二つを同じ実験の結果としてまとめず、後者の判断の流れを見てみます。

    Isingが測定を検査し、次の探索条件につなぐ

    図1は、周波数同定を複数のエージェントで進める構成です。全体の指示を振り分ける役、校正の規則やパラメータ範囲を参照する役、装置を動かしてデータを得る役、測定を検査する役、次の物理パラメータを調整する役を分けています。［1］

    Ising Calibrationは検査側に置かれています。画像と言語を扱うモデルによる分析で、信号を雑音から区別できるか、測定値への曲線の当てはまりがよいか、校正が成功したと判断できるかを調べます。実験結果を受けて条件を変える閉ループの役割と、実際に装置を動かす役割は別です。NVIDIAの公式説明でも、Ising Calibrationは量子ハードウェアの実験データを解釈し、エージェントと組み合わせて調整を支えるモデルと位置づけられています。［2］

    量子ビットの周波数同定で、指示の振り分け、規則の参照、実験、Isingによる検査、パラメータ調整を結ぶ構成図。下段には弱信号からピーク検出、細かい探索へ進む4試行の説明がある。
    図1　実験と検査を分け、結果を次のパラメータ調整へ戻す周波数同定の構成。狭い画面では図を横にスクロールできます。画像を開くとさらに拡大できます。ChiiDong Chen／Academia Sinica『Operating Superconducting Quantum Processors at Scale: Autonomous Bring-Up and Calibration』p.16。資料内の謝辞：何明鋼、俞昊天、李泰岳、楊安正、國家高速網路與研究中心。出典［1］。

    資料に示された4回の試行は、次のように進みます。

    試行 測定結果と次の動き
    1・2回目 ピークがない、または信号が弱い結果を受け、駆動振幅に関わる係数を増やす
    3回目 ピークを検出し、状態が「Peak Found」へ変わる
    4回目 周波数範囲を狭め、より細かいデータを得る探索へ進む

    資料［1］p.16の試行説明をもとにQuantum Seaが整理。

    周波数の候補がまだ見えない段階と、候補の近くを詳しく調べる段階では、次に必要な測定が変わります。この例の要点は、AIが一度の回答で設定値を決めることではなく、実験の応答を見て探索の進め方を変えることにあります。

    周波数同定の一例を、QPU全体の完成と分ける

    4試行は、この資料が示す周波数同定の例です。すべての量子ビットやゲートの校正が4回で終わるという結果ではありません。また、試行中に物理パラメータを調整したことと、AIモデル自体を追加学習したことも分けて読む必要があります。

    資料が今後の議論として挙げるのは、QPU設計、量子プログラム、誤り訂正へのAI支援です。周波数同定の実験から、そのすべてが自律化できたとは言えません。

    今回の例から見えるのは、判断を実際の測定につなぎ、得られた結果を検査してから次の操作へ戻す設計です。量子ビットを安定して使うための自動化では、AIの回答だけでなく、この往復をどこまで確かめながら進められるかが重要になります。

    関連企業を知る

    NVIDIAとQuantum Machinesの事業全体は、cyclewaveの企業解説で紹介しています。

    NVIDIAの企業解説を読む
    Quantum Machinesの企業解説を読む

    参考資料

    1. ChiiDong Chen／Academia Sinica『Operating Superconducting Quantum Processors at Scale: Autonomous Bring-Up and Calibration』、OCP APAC 2026公開スライド、全20頁。本文は主にpp.6、8–9、11、14–16、19を参照。PDF作成日は2026年9月8日で、会場投影版との同一性は未確認。スライドPDF／OCP公式資料一覧
    2. NVIDIA『NVIDIA Ising』。Ising Calibrationの役割を参照（2026年10月5日確認）。公式解説
  • OCP APAC 2026 | Cyntecが示すモールドインダクタ、AI向け電源の小型化と飽和の課題

    OCP APAC 2026 | Cyntecが示すモールドインダクタ、AI向け電源の小型化と飽和の課題

    AI向けの半導体へ電力を届ける回路には、小さなインダクタが並びます。インダクタは磁界にエネルギーを蓄え、スイッチのオン・オフを使って電圧を変換する回路で、電流の変化を支える部品です。半導体が大きな電流を短時間に要求するほど、部品の小ささと電流への対応を両立しにくくなります。

    CyntecのShuenChang Hung氏は、OCP APAC 2026で、金属粉末を使うモールドインダクタの開発を紹介しました。焦点は、AI向けASICの周囲に限られた空間で、必要な電流を扱える電源部品をどう収めるかです。［1］

    小さくする前に、飽和の仕方を見る

    インダクタの大きさを考えるときは、外形寸法だけでなく、磁性材料がどのように飽和するかも関わります。電流を増やして磁気飽和に近づくと、電流の変化を抑える性質であるインダクタンスが低下します。

    講演資料では、フェライトを急激に飽和する材料、金属粉末を比較的緩やかに飽和する材料として対比しています。負荷が急に増えたときに、定格の目安を超えて電流が流れると、波形が大きく変わり、過電流保護や電流の検出にも影響します。ここで資料に出てくる「OCP」は過電流保護の略で、イベントを主催するOpen Compute Projectとは別の意味です。

    飽和を考慮せずに部品を縮めると、必要なときに想定どおりの電流波形を保てない可能性があります。小型化は、磁性材料とコイル、回路の動作条件を合わせて検討する課題になります。［1］

    同じ100nHでも、寸法と電流の指標が違う

    資料はTLVR（Trans-Inductor Voltage Regulator）向けの部品を比較しています。TLVRは、一次・二次の巻線を持つ部品を使う電圧調整方式です。ここでは単相の二つの設計例に絞ると、比較の条件が見やすくなります。

    表1　単相TLVR向け部品の公表比較例。資料［1］p.8の数値をもとにQuantum Sea作成。
    項目 フェライト型 モールド型
    寸法 12 × 6 × 12 mm 10 × 5 × 10 mm
    インダクタンス 100 nH 100 nH
    100℃でのIsat 112 A 130 A

    外形寸法の積で比べると、864立方ミリメートルに対して500立方ミリメートルとなり、モールド型は約42％小さくなります。これは寸法から計算した外形体積の比較です。部品の間隔や周辺回路まで含めた基板面積が同じ割合で減る、という意味ではありません。

    表のIsatは飽和電流の指標で、資料では100℃の値として示されています。ただし、この比較表には、Isatを決めるインダクタンスの低下率までは記されていません。値の大小だけから、あらゆる電源回路で使える電流や優劣を決めることはできません。

    損失の比較にも条件があります。同じ資料では入力13.5V、出力1.83Vとし、スイッチング周波数を800kHzと1.2MHzに分けています。小型化と効率を評価するときも、こうした電圧や周波数をそろえて読む必要があります。［1］

    複数の巻線をまとめると、製造精度も効いてくる

    部品を一体化すると、磁性材料の性質だけでなく、巻線をどこに置くかが重要になります。Cyntecは、相と相の結合の強さを安定させるために、区画ごとの成形と、加熱・加圧した後の寸法を見込む設計を挙げています。

    同じ相の一次巻線と二次巻線では、密着の仕方や曲げ半径、組み立て時の位置合わせが課題です。さらに耐電圧を確保するには、端子や巻線の間隔も必要になります。資料では、溝の形状を使って間隔を保つ方法を紹介しています。

    図1の「Grooves」が示すのは、巻線が曲がる部分の近くに設けた溝です。拡大図は、巻線を密に収めながら互いの間隔を保つための形状を示しています。ただし、必要な間隔や耐電圧の値は図に記されていません。この形状だけで設計条件を決めることはできません。

    Cyntec資料p.10の溝形状。一次・二次巻線の凡例、端子付近にあるGroovesの指示、曲がり部で巻線間の間隔を保つ形状の拡大図。寸法・耐電圧の数値は示されていない。
    図1　一次・二次巻線の間隔を保つ溝形状。ShuenChang Hung（Cyntec）「Empowering AI Ecosystems: The Evolution of Molded Inductors for Next-Generation ASICs」、OCP APAC 2026、p.10左図を引用（図の領域を切り出し、拡縮。色・図中文字は変更なし）。講演資料［1］

    つまり、電流を扱える材料へ置き換えるだけで完成するわけではありません。小さな体積の中で、磁気的な結合と電気的な絶縁を両立するために、材料、巻線、成形工程を合わせて設計しています。［1］

    半導体の近くに収めるための選択肢

    Cyntecは、こうした小型部品をVPD（Vertical Power Delivery、垂直方向からの給電）や、電源のモジュール化に使う候補として示しています。VPDでは部品の高さや置き場所が制約になるため、体積だけでなく、どの方向をどこまで小さくできるかが関わります。

    講演で示されたのは、特定の比較条件における部品設計と、集積化に向けた課題です。モールド型を選べばいつでも効率が上がる、と一般化するのは適切ではありません。必要な電流変化、許される高さ、損失、巻線間の結合や絶縁を一緒に見ていくことが、AI向け電源の小型化につながります。

    CyntecとDeltaの関係

    CyntecはDelta Electronicsの完全子会社です。技術の発表主体はCyntecであり、親会社を含む事業全体についてはcyclewaveのDeltaの解説から読むことができます。［2］

    親会社Deltaの企業解説を読む（cyclewave）

    参考資料

    1. ShuenChang Hung（Cyntec）「Empowering AI Ecosystems: The Evolution of Molded Inductors for Next-Generation ASICs」。OCP APAC 2026、pp.4–11。講演資料
    2. Cyntec「Milestones」。2010年のDelta Electronics完全子会社化を記載。公式沿革
    3. Open Compute Project「2026 OCP APAC Summit」公式資料一覧。公式カタログ
  • OCP APAC 2026 | MetaのBAGがつなぐAI基盤、建物を越える通信の難しさ

    OCP APAC 2026 | MetaのBAGがつなぐAI基盤、建物を越える通信の難しさ

    AIの学習に使うGPUを増やすと、計算機を置く場所だけでなく、GPU同士をどう結ぶかも変わります。一つの建物に収まっていた通信を、別の建物やデータセンターまで広げると、距離による遅延や故障時の経路変更が学習に響いてきます。

    MetaのJalpa Patel氏とAnkur Singh氏は、OCP APAC 2026の講演資料で、AI基盤を広域につなぐBAG（Backend Aggregation）を紹介しました。高速な回線を用意するだけでは足りず、ネットワークの制御と学習処理の両方を合わせる必要があることが見えてきます。［1］

    一つの建物から、複数の拠点へ

    資料では、Prometheusを1ギガワット級のクラスターとして説明し、通常のデータセンター棟に加え、屋外の耐候性テントや隣接するコロケーション施設も使う構成を示しています。この規模の説明はMetaの資料に基づくもので、ここから全設備の稼働状態まで分かるわけではありません。

    資料がNSFと呼ぶネットワーク構成では、一つのIslandに72ラック、5,184基のGPUをまとめます。その内側にあるバックエンドのPodはノンブロッキングとされる一方、Islandをまたぐ部分には3対1のオーバーサブスクリプションがあります。接続された全GPUが、あらゆる相手へ同時に最大速度で通信できる構成ではない点に注意が必要です。

    BAGは、その上位で複数のネットワークをつなぐ、Ethernetベースの集約層です。役割を分けて見ると、どこまでの通信を扱っているか整理しやすくなります。

    図1の下段に並ぶ各Regionのネットワークは、上段のBAG集約層に接続されています。BAG同士を結ぶ線まで一緒に見ると、個々のネットワークを集約層を介して結ぶ構成だと分かります。図が表すのは接続関係であり、すべての組み合わせで同じ帯域が得られることを示すものではありません。

    上段の二つのBAG集約層が相互につながり、下段の各RegionのDSFまたはNSFネットワークがそれぞれのBAGへ接続する構成図。
    図1　BAGが複数のネットワークを結ぶ構成（原図引用）
    Jalpa Patel / Ankur Singh（Meta）「Scaling AI Infrastructure using BAG」、OCP APAC 2026、p.5。出典の講演資料。スライド内の図部分を掲載。
    図は横にスクロールできます。図の画像を開く
    表1　講演資料に基づく通信範囲の整理。資料［1］pp.4–5をもとにQuantum Sea作成。
    範囲 資料で示される特徴
    バックエンドのPod内 ノンブロッキングの接続
    Island間 3対1のオーバーサブスクリプション
    BAGによる集約 複数のデータセンターや地域のネットワークを接続

    距離が延びると、止めた後にもデータが届く

    混雑した受信側から送信を一時停止するよう伝えても、その通知が届くまでには時間がかかります。その間に届くデータを受け止める余裕が必要です。優先度ごとに送信を抑えるPFC（Priority Flow Control）を使う場合、ケーブルが長いほど、この余裕として確保するバッファー量も大きくなります。

    Metaは、FBOSSを使って信号の往復時間からケーブル長を推定し、最長距離を一律に仮定する代わりに、実際の長さに沿って余裕を割り当てる方法を示しました。距離の違いを測ることが、限られたメモリーの使い方にも関わります。

    資料はさらに、複数のキューからDRAMへ同時にデータを移すと競合が起き、SRAM側の余裕がなくなり、PFCの影響が全ポートへ広がる危険も挙げています。容量が大きいメモリーを備えるだけで解決する問題ではなく、そこへデータを出し入れする過程も設計の対象です。［1］

    故障後は、残った帯域に合わせて分ける

    通信経路の一部が故障すると、経路ごとに残っている帯域が違ってきます。それでも均等にデータを流すと、細くなった経路に混雑が集まります。

    BAGでは、BGPで経路の帯域情報を伝え、UCMPという、経路の能力に応じて割合を変える分散方法を使います。一方で、小さな帯域変化のたびにネットワーク全体の経路情報が揺れ続けないよう、更新を抑える仕組みも組み合わせています。故障に追従する速さと、制御を安定させることの両立が課題になります。

    図2では、左側のリンク束の一つに「1 link down」とあり、経路ごとの帯域情報がLBWとして右側のBAGへ伝わる様子が描かれています。BAGへ入った通信は、青い矢印のように各経路の重みに応じて振り分けられます。故障で減った帯域を分配に反映する点が、この図の要点です。

    左側のリンク束の一つに1 link downと×5の表示があり、経路の帯域情報LBWが右側のBAGへ伝わる。BAGへの入力通信は青い矢印で各経路の重みに応じて振り分けられる。
    図2　リンク故障後の帯域を反映するUCMP（原図引用）
    Jalpa Patel / Ankur Singh（Meta）「Scaling AI Infrastructure using BAG」、OCP APAC 2026、p.7。出典の講演資料。スライド内の図部分を掲載。
    図は横にスクロールできます。図の画像を開く

    回線の先にある学習処理まで合わせる

    通信が届けば学習の効率も保たれる、とは限りません。資料では、一つのBAGを経由するL2ネットワーク間の遅延を、L2内のおよそ3倍としています。これは資料内の構成の比較であり、別の設備にもそのまま当てはまる値ではありません。

    GPU間の集団通信に使うNCCLについても、プロトコルの選択がネットワーク遅延を考慮していないことを課題に挙げています。遠い相手との通信に合わせた調整に加え、BAG層を通る通信のうち、計算で隠せず待ち時間として現れる部分を小さくすることが求められます。

    今後の課題として示されるのは、異なる構成のクラスターへの対応や、数十・数百・数千キロメートル離れた地域間での学習です。これらは講演時点の取り組みの方向で、すべてが実現済みという意味ではありません。Metaの事例が示すのは、AI基盤を広げる際には、回線、バッファー、経路制御、学習ソフトウェアを一続きで考える必要があるということです。

    Metaを企業全体から見る

    Metaのサービス事業やAI基盤への投資を含む企業全体の説明は、cyclewaveの記事にまとめています。

    Metaの企業解説を読む（cyclewave）

    参考資料

    1. Jalpa Patel / Ankur Singh（Meta）「Scaling AI Infrastructure using BAG」。OCPの掲載題名は「Scaling AI Infrastructure Across DC and Beyond: Meta’s Journey with NSF and BAG」。OCP APAC 2026、pp.3–13。講演資料
    2. Open Compute Project「2026 OCP APAC Summit」公式資料一覧。公式カタログ
  • OCP APAC 2026 | CPLDの更新失敗と誤警報を減らす、Metaの共通レジスター提案

    OCP APAC 2026 | CPLDの更新失敗と誤警報を減らす、Metaの共通レジスター提案

    サーバーの電源が入らないとき、原因はCPUや電源装置だけにあるとは限りません。起動の順番を整えたり、異常を見張ったりする小さな制御回路が、システム全体の動きを左右することもあります。

    その一つがCPLD（Complex Programmable Logic Device）です。2026年8月のOCP APAC SummitでMetaが示したのは、機種ごとに分かれていたCPLDの開発・機能要件を共通化する枠組みでした。ファームウェア更新からの復旧、異常情報の読み方、診断の仕組みをそろえようとする提案です。［1・2］

    機種ごとの違いが、復旧を難しくする

    CPLDは、用途に応じた論理回路を実装できるデバイスです。Metaの資料では、サーバーやスイッチ、GPUラックの電源投入順序、故障監視、ファームウェア更新、安全に関わる制御を担うものとして登場します。［2］

    発表では、更新が途中で失敗して現地での復旧が必要になった例、管理用のI²Cバスが応答しなくなった例、正常な状態が故障として扱われた例が挙げられています。これらはMetaが紹介した事例で、データセンター全体の一般的な故障率を示す統計ではありません。［2］

    背景として指摘されたのが、40を超える設計の間で、レジスター配置、故障を表すビット、バージョンの表し方、通信のタイムアウトや復旧経路が共通になっていないことでした。同じ種類の異常でも、機種が変わるたびに読み取り側の作り込みが必要になります。［2］

    書き込みの確認と、起動できる予備領域を分けて備える

    更新の失敗に対しては、三段階の保護が示されています。転送したデータをページ単位のCRCで確認すること、書き込み後のイメージ全体をハッシュで検証すること、主領域で起動できなければ予備領域から起動することです。資料の構成例では、ページ単位の転送は128バイトとされています。［2］

    CRCとハッシュの検証は、書き込むデータの異常を見つけるためのものです。一方、二つの起動領域を用意する仕組みは、主領域に問題が残っても復旧へ進めるための備えです。異常を検出することと、異常のあとに動き直せることは別の役割を持ちます。

    この例では、検証や起動先の切り替えをCPLD内部で行い、管理バスへの依存を抑えます。予備側から起動したあとで、サーバー管理用のBMCが主領域を遠隔で修復する構成です。Metaは、ODMとCPLDベンダーと共同で開発・検証した方式として説明しています。［2］

    異常の概要を、どの機種でも同じ場所から読む

    もう一つの柱が、共通レジスターヘッダーの提案です。レジスターは、制御状態や異常情報などをソフトウェアから読み書きするための領域です。機種ごとに場所が違うと、基本的な正常・異常の判定まで個別対応になります。

    資料では、アドレス0x00〜0x1Fを共通部分とし、バージョン、状態、故障の概要などを同じ位置で読める案を示しています。機種固有の情報はその後ろに分けます。共通化によって固有機能を消すのではなく、最初の入口をそろえる考え方です。［2］

    故障情報も二段階です。まず電源シーケンス、電源、温度、冷却、CPU／SoC、クロックの六つの分類から概要を読み、その後、どの電源系統や領域に問題があるかを機種固有の情報で追います。BMCは「概要を読む→分類を知る→必要な詳細を読む」という流れを共通にできます。［2］

    診断の本体を共有し、機種の違いはルールで持つ

    Metaが示す診断の構成は、共通レジスターを読む診断エンジンと、機種ごとのルールセットを分けるものです。ルール側にはコマンド、故障パターン、対処手順を持たせます。新しい機種ごとに診断ツールを一から作るのではなく、共通の仕組みに必要な違いを渡す方向です。［2］

    開発要件の確認には、仕様とRTLの対応を調べるAIによるコードレビューも紹介されています。五つの設計から141件の指摘を得たという数値は、このレビューでの検出結果です。すべてが実運用の故障だったことや、AIだけで設計の安全性を保証できることを意味しません。［2］

    OCP仕様に向けた、まだ議論中の枠組み

    発表時点では、共通仕様に向けたドラフトのレビューを呼びかける段階でした。資料上の計画は、2026年後半に作業部会と最初のコミュニティレビュー、2027年に初期OCP仕様を目指すというものです。完成・採択済みの標準とは区別して読む必要があります。［2］

    この提案の要点は、機器の性能を直接引き上げることより、更新と診断を機種の違いで途切れさせないことにあります。正常に起動すること、故障を正しく知らせること、遠隔で戻れること。その土台を共通の約束事として整える、運用を見据えた設計です。

    企業の事業もあわせて読む

    Metaの広告事業とAI投資の全体像は、cyclewaveの企業解説で整理しています。

    cyclewaveでMetaの企業解説を読む

    参考資料

    2026年9月27日確認。計画・提案の状態は講演資料の時点を示します。

    ［1］Open Compute Project「2026 OCP APAC Summit」発表一覧

    ［2］Meta「From 40+ Fragmented CPLDs to a Common Standard」公式掲載スライド。問題と共通要件はpp.4–7、更新保護はp.8、レジスターと診断はpp.9–11、AIレビューと提案日程はpp.12–13。

  • OCP APAC 2026 | CPCが提案するUQDの相互運用性、接続寸法と試験条件をそろえる

    OCP APAC 2026 | CPCが提案するUQDの相互運用性、接続寸法と試験条件をそろえる

    液冷の配管をつなぐ部品を、複数のメーカーから選べる。調達の自由度が広がる一方で、実際に組み合わせたときに、同じように流れ、同じ条件で使い続けられるかは別の確認が必要です。

    2026年8月のOCP APAC SummitでCPCが取り上げたのは、クイックディスコネクト（QD）の相互運用性と適格性評価です。形が合うことから一歩進み、部品の試験、組立て、保管、運用まで、何を共通の条件として確かめるかが主題でした。［1・2］

    UQDがそろえるものと、実装で残るもの

    QDは、冷却液の流路を着脱するための継手です。OCPのUniversal Quick Disconnect（UQD）仕様は、プラグとソケットの接続寸法や性能要件を定めています。異なる供給元の製品を組み合わせるための土台ですが、「UQDという名前なら、どんな冷却液や装置でも無条件に使える」という意味ではありません。［3］

    CPCの発表では、機械的な条件、流れに関する条件、仕様の解釈がそろわないことを課題に挙げています。部品単体で確認した条件と、サーバーやラックに組み込んだときの要求が違えば、同じ試験結果でも判断が分かれます。資料には複数の試験回路が並び、試験の組み方そのものを比較する必要が示されていました。［2］

    適格性評価は、使い始める前から始まる

    適格性評価は、部品が意図した用途と条件に適しているかを、試験や確認によって判断することです。今回の資料は、製造・輸送・保管、組立てと試験、運用中の監視と交換、最後の撤去までを、一続きのライフサイクルとして捉えています。［2］

    使い始める前にも、問題の入口はあります。製造のばらつき、流路に残った異物、保管中の液体の滞留に伴う材料の不適合、想定していない洗浄方法などです。資料は、ろ過せずにフラッシングする例や、QDの弁に異物が影響する例を挙げています。新しい部品だから、運用初期の故障要因がないとは限りません。［2］

    ここから分かるのは、接続後の漏れだけを確認しても、評価の全体にはならないということです。たとえば部品の保管条件と装置側の洗浄手順が食い違っていれば、部品の図面に問題がなくても、組み上がった流路の状態は変わります。これは発表で挙げられた要因から読み取れる、統合時の注意点です。

    共通にしたいのは、合格の境界と測り方

    発表が求めるのは、すべてのメーカーの設計を一つにすることではありません。許容する性能の範囲と、その範囲を確かめる方法を共有することです。

    資料では、要求事項を上限・下限まで明確にすること、試験と検証を調和させること、試験設備の違いを解消することを提案しています。数値が一つ載っているだけでは、その値をどんな条件で測り、どこまでを合格とするのかは伝わりません。部品の供給元、装置を組む側、使う側が同じ境界を読めるようにする必要があります。［2］

    その対象はUQDだけに閉じていません。ブラインドメイト型を含むQD群や、コールドプレート、マニホールド、ポンプ、ろ過、冷却液まで、冷却回路を構成する要素を横断して議論する方向です。個別の仕様を積み重ねるだけでなく、隣り合う部品の間で、確認条件をつなぐ取り組みと言えます。［2］

    標準部品を選ぶことと、組み合わせを確かめること

    今回の発表は、共通の評価枠組みを作り、既存の液冷要求事項を更新していこうという呼びかけです。ここで示された方針が、そのまま完成済みの新しい適合認証制度になったわけではありません。

    液冷設備を選ぶときには、部品が準拠する仕様と版、適用する冷却液や温度・圧力の条件、組み合わせの試験範囲を別々に読む。それに加えて、輸送・保管から初期洗浄までの引き継ぎをそろえる。複数メーカーを使える利点を現場で生かすには、接続口だけでなく、評価の前提もつながっていることが大切です。

    企業の事業もあわせて読む

    CPCを傘下に持つDoverの全体像は、cyclewaveの企業解説で整理しています。

    cyclewaveでDoverの企業解説を読む

    参考資料

    2026年9月27日確認。公式掲載スライドをもとに構成しています。

    ［1］Open Compute Project「2026 OCP APAC Summit」発表一覧

    ［2］CPC「Maximizing Impact Through Best Practices – DLC Qualification & Interoperability」公式掲載スライド。ライフサイクルと初期故障要因はpp.4–6、相互運用性・試験条件・共同検討はpp.7–10。イベント一覧では「Accelerating Liquid Cooling Deployment Through UQD Interoperability and Qualification Frameworks」と掲載。

    ［3］Open Compute Project「Universal Quick Disconnect（UQD）Specification Revision 1.0」。UQDの定義と接続・性能要件。

  • OCP APAC 2026 | 二相DLCで変わる、流量配分と圧力損失の設計

    OCP APAC 2026 | 二相DLCで変わる、流量配分と圧力損失の設計

    たとえば、液体で冷やすチップの発熱が増え、冷却液を沸騰させて熱を運ぶ方式を検討するとします。液体が蒸気へ変わるときには、多くの熱を受け取れます。ただ、その変化は冷やしやすさだけでなく、配管の中の流れ方にも関わります。

    OCP APAC 2026の公開資料「Technical Challenges and Key Considerations in Transitioning from Single-Phase to Two-Phase DLC」は、単相から二相へ移る直接液冷（DLC）の設計課題を扱っています。注目したいのは、熱を受け取る量だけでなく、液体と蒸気が混ざった流れをどう配り、圧力をどう管理するかです。［1］

    液体の温度上昇に加えて、蒸発するときの熱を使う

    チップの熱を受け取る板状の部品が、コールドプレートです。単相の直接液冷では、内部を流れる冷却液を液体のまま使い、温度の上昇によって熱を運びます。二相では液体の一部を沸騰させ、液体から蒸気へ変わるときに吸収する蒸発潜熱も利用します。［1］

    資料は、二相冷却によって熱の受け渡しや温度の均一さを改善できる可能性、必要な流量やポンプ動力を抑えられる可能性を挙げています。ただし、これは方式の利点としての説明です。特定の装置で、同じ条件の単相冷却より何割優れていたというシステム全体の実証ではありません。［1］

    熱が大きい経路に、自然と多く流れるとは限らない

    二相の流れでは、液体と蒸気の割合も変わります。資料の乾き度は、気液混合物の質量のうち、蒸気が占める割合を表す値です。流れながら熱を受け取ると、この割合が変わり、圧力損失にも影響します。圧力損失は、流れに伴って入口から出口へ圧力が下がることです。［1］

    複数のコールドプレートを直列につないだ構成例では、下流へ進むにつれて蒸気の割合が増え、各プレートの圧力損失や冷却の状態がそろわなくなる課題を示しています。上流と下流を同じ液体の条件として扱うだけでは、十分ではありません。［1］

    並列に分ければ解決するとも限りません。資料の800 Wと300 Wの熱負荷を並べた例では、熱負荷の大きい側に少ない流量、小さい側に多い流量を示す矢印があります。高い熱負荷で蒸気の割合が増え、流れにくくなると、必要な側へ十分な液体が届かなくなる場合があるのです。この図は流量の偏りを説明する構成例であり、すべての並列回路で同じ配分になるという測定結果ではありません。［1］

    さらに、気泡が逆向きに動いたり、流れが周期的に揺れたりする流動不安定も課題になります。資料は過去の研究とAVCの実験例を示し、入口の流れを絞る部材、広げた出口流路、液体を分配するマニホールドの設計などを対策の候補に挙げています。必要な総流量とともに、各流路へどのように配るかを設計する必要があります。［1］

    低い圧力の冷媒でも、設備の条件が緩くなるとは限らない

    冷媒を選ぶと、装置が受ける圧力だけでなく、圧力が下がったときの温度条件も変わります。ここで関わるのが飽和温度です。液体と蒸気が共存できる温度で、圧力に応じて変わります。資料は、この関係が建物側の冷却水の温度条件にまで影響すると説明しています。［1］

    資料の仮定したシステムでは、飽和温度50℃から圧力が100 kPa下がった場合を比べています。低圧側の冷媒R1233zdの例では飽和温度が37℃へ、中圧側のR1234yfの例では46℃へ下がります。これは圧力と温度の関係を示す比較図で、装置の実測性能を比べた値ではありません。［1］

    同じ圧力低下でも、温度への影響は同じではありません。資料は、低圧側では機械的に受ける圧力を抑えられる一方、圧力損失による温度変化に敏感になり、設備水の温度条件が厳しくなると整理しています。中圧側では、その影響を抑えやすい反面、より高い圧力に耐える機械設計が必要になります。どちらが使いやすいかは、冷媒だけでなく冷却回路と設備側の条件を合わせて考える部分です。［1］

    冷媒どうしの比較と、単相・二相の比較を分ける

    資料には、同じコールドプレートと同じ一次側の条件を使い、R134aとR1233zd(E)を比較した実験もあります。ここで比べているのは、二相冷却に使う冷媒の違いです。先ほどの仮定したシステム図とは冷媒の組み合わせも異なり、単相と二相の優劣を直接示す実験ではありません。［1］

    冷媒の選択では、潜熱や密度に加え、接触するホース、継手、コールドプレート、ポンプの材料との適合性も個別に確かめる必要があります。安全面や環境面の条件も含め、熱の物性値一つで決められるものではありません。［1］

    発表の最後に残されているのは、同じ設備水条件で単相と二相を比べること、流動不安定を評価する解析手法、システム全体での実験検証です。二相冷却の可能性を活かすには、沸騰によって熱を受け取れることに加え、必要な流れを安定して届けられることまで確かめていく。その道筋を示した資料といえます。［1］

    実験例を紹介しているAVCの事業全体については、cyclewaveの企業解説にまとめています。

    AVCの企業解説を読む

    参考資料

  • OCP APAC 2026 | 基板と部品の熱を見積もる、材料構成と方向別の熱伝導率

    OCP APAC 2026 | 基板と部品の熱を見積もる、材料構成と方向別の熱伝導率

    たとえば、まだ部品メーカーから詳しい熱のデータが届いていない段階で、基板上のどこが熱くなるかを調べたいとします。部品の形や配置がわかっていても、中の材料をどう置き換えて計算するかで、予測する温度は変わります。

    OCP APAC 2026の公開資料「From Material Composition to Effective Thermal Conductivity」は、材料の構成から有効熱伝導率を求め、基板や部品の熱シミュレーションに使う方法を紹介しています。複数の材料が混ざる構造を、熱の伝わりやすさを表す値に置き換える考え方です。ただし、同じ材料でも、熱が流れる方向によって扱いが変わります。［1］

    熱が材料を順に通るか、並んだ経路を通るか

    PCB（プリント基板）は、銅などの導体と絶縁材料を重ねた構造です。そこに部品を実装したものがPCBAです。資料は、基板自体の熱の流れと、実装する部品内部の熱の流れを分けてモデル化しています。［1］

    材料を一つずつ通り抜ける方向では、それぞれの材料による熱抵抗、つまり熱の流れにくさが積み重なります。一方、異なる材料の経路が並び、両端の温度差が同じなら、各経路を通る熱を足し合わせます。資料はこの直列・並列の考え方から、材料の熱伝導率と体積の割合を使って、構造全体の有効熱伝導率を求めています。材料の割合だけでなく、熱の通り道を決めることが出発点です。［1］

    基板の面内と厚さ方向を、同じ値にしない

    基板では、層に沿う面内方向と、層を横切る厚さ方向を区別します。資料の例は、FR4という絶縁材料と銅からなり、厚さ2.34 mm、導体層が12層ある基板です。各層の厚さと銅が占める割合を入れると、次の有効熱伝導率になります。［1］

    熱が流れる方向この基板例の有効熱伝導率
    層に沿う面内方向64.2 W/(m·K)
    層を横切る厚さ方向0.36 W/(m·K)

    同じ基板でも、方向によって大きく異なります。この値は、資料の層構成と銅の割合から求めた例です。すべての基板へそのまま使える定数ではありません。［1］

    資料は、各層の銅の割合を設定したモデルと、有効熱伝導率へ置き換えたモデルを比較しています。掲載された部品温度は、ほぼ同じ計算結果になりました。ただし、実測との差がなくなったわけではありません。たとえばダイオードは、実測99.8℃に対し、どちらのモデルも114.9℃です。ここで確かめているのは、主に基板のモデルを置き換えても計算結果が近いことです。［1］

    部品の材料構成を入れると、予測はどう変わるか

    部品側の例では、ダイオードを構成する樹脂、金属の支持部、半導体などの材料を使います。資料は、質量と密度から体積の割合を求め、直列モデルとして有効熱伝導率を0.96 W/(m·K)としています。［1］

    この比較では、実測99.8℃に対し、エポキシを参照した0.7 W/(m·K)の設定で予測温度は110℃、材料構成から求めた設定で103℃でした。資料の表に示された実測との偏差は、10％から3％になっています。これは計算に入れる熱のモデルを変えた結果であり、部品を交換して実機の温度が下がった実験ではありません。直前の基板モデル比較とも、別の比較として読む必要があります。［1］

    すべての部品で、実測への近さが改善したわけでもありません。電流を制御する半導体のMOSFETでは、熱の流れを抵抗で表す2Rモデルと、材料構成によるモデルを比較しています。掲載された4個のMOSFETについて、実測との偏差は2Rモデルが8〜11％、有効熱伝導率を使うモデルが12〜15％でした。たとえば1個目は、実測78.5℃に対し、それぞれ84.7℃と88.1℃です。材料の情報から見積もれることと、より正確に予測できることは、分けて評価する必要があります。［1］

    詳細なデータが届く前の、初期設計に使う

    この方法の位置づけは、部品メーカーの詳しい熱データが限られている初期設計で、材料の情報を使って検討を進めることです。形状が比較的単純な構造を想定しており、内部の熱経路が複雑な2.5D・3Dチップレットへの適用は、資料でも未検証とされています。［1］

    また、掲載された温度比較だけでは、周囲温度、風量、各部品の発熱量、測定手順の全条件は確認できません。数値を別の装置の性能保証に広げず、まず方向別の熱の流れと材料の構成を整理し、得られた予測を実測と照らしていく。そのためのモデルの作り方として読むと、資料の使いどころが見えてきます。

    共著者が所属するMicrosoftの事業全体については、cyclewaveの企業解説で整理しています。

    Microsoftの企業解説を読む

    参考資料

  • OCP APAC 2026 | 800 V電源の入力設計、過渡電圧の許容時間とプリチャージ

    OCP APAC 2026 | 800 V電源の入力設計、過渡電圧の許容時間とプリチャージ

    たとえば、800 Vの直流配電につながるラックへ、電源ユニットを追加するとします。名目の入力電圧が合っていても、接続した瞬間の電流や、運転中に電圧が変動したときの振る舞いまで考える必要があります。

    OCP APAC 2026の公開資料「LVDC Power Distribution and Its Interface with Rack Power Systems」は、LVDC（Low Voltage Direct Current、低電圧直流）の配電と、ラック側の電源との接続を扱っています。ここでは、そのうち電源の入力部分に注目します。電圧だけでなく時間を含めた動作範囲と、起動時の電流制御を組み合わせる考え方です。［1］

    800 Vを、ラックのどこまで運ぶか

    資料には、800 VをラックのDC-DCパワーシェルフで54 Vへ下げてから配る構成と、800 Vのバスバーで各サーバー側へ送り、PDB（Power Distribution Board、電力分配基板）を用いる構成が示されています。バスバーは、大きな電流を運ぶ導体です。後者では、高い電圧を受ける部分が、計算機に近い場所まで入ってきます。［1］

    どちらも、最終的には半導体に必要な低い電圧へ変換します。ただし、800 Vを受ける場所が変われば、その入力部に必要な保護や起動の設計も重要になります。資料はPDB側の低背化、高密度化、冷却も課題に挙げています。以下では、特定製品の性能ではなく、この接続部分の設計を見ていきます。［1］

    入力電圧の範囲に「続く時間」を加える

    電源の入力条件は、通常の電圧範囲だけでは表しきれません。資料は、電圧が一時的に変化したときに、保護機能を作動させず運転を続ける領域も分けて説明しています。こうした短い時間の変化を、過渡現象と呼びます。［1］

    資料の動作区分想定する役割
    Continuous Operation保護停止せず、継続して電力変換できる範囲
    Transient 1過渡変化の後、複数の電源が電流の分担を落ち着かせるための一時運転
    Transient 2離れたラックでの故障に伴う短い変動の間も、一時的に運転を続ける領域
    Transient 3サージや電圧途絶に備え、変換器を損傷させず停止するための条件
    資料［1］8ページの説明を整理。確定した共通規格や、すべての電源が備える保証性能を示す表ではありません。

    資料はTransient 1を数十ミリ秒、Transient 2を数百マイクロ秒程度の領域として説明しています。一方で、図には時間などの未確定項目を示す「TBD」が残り、Transient 3のサージ・電圧途絶条件も未確定です。数値をそのまま製品の設定値にするのではなく、電圧の大きさと、その状態が続く時間を組で考えるための整理として読むのが適切です。［1］

    たとえば、電圧が通常範囲から短時間外れた場合でも、すぐに停止する設計と、決めた時間だけ運転を保つ設計では、ほかの電源や保護装置との組み合わせ方が変わります。反対に、運転を保てない変動では、変換器を安全に止めるための時間が必要になります。資料は後者を、電力供給を短時間維持するホールドアップ時間と結び付けています。［1］

    変換回路の手前で、入力を整える

    資料の一般化した電源構成図では、入力コネクター、電磁ノイズを抑えるEMIフィルター、HSC（Hot Swap Controller Circuit、ホットスワップ制御回路）、電源電圧の変動を抑えるデカップリングコンデンサーの先に、主電源と待機電源の変換回路が置かれています。HSCは、電源をつないだ際の電流を制御する部分です。［1］

    同じページのコネクター概念図には、主な電力を運ぶ端子のほか、プリチャージや接続検知・電圧検知に関わる接点も描かれています。入力の設計には、電力変換回路だけでなく、コネクターから制御回路までの連携が含まれます。この図は概念図であり、特定コネクターの寸法や配線手順を示すものではありません。［1］

    最初の突入電流と、その後の立ち上げを分ける

    電源を接続した直後に、一時的に電流が流れ込む現象を突入電流と呼びます。資料は、HSCがあっても、配線や基板、半導体、保護部品に存在する寄生容量によって最初の突入が生じると説明しています。寄生容量は、部品や配線に付随して生じる、電荷を蓄える性質です。［1］

    この最初の電流を抑えるために使うのが、プリチャージ抵抗です。資料の起動波形では、接続直後の突入電流をI2として示し、プリチャージ抵抗で制限します。その後にHSCが制御する電流I1の段階があり、起動を終えると定格に制御された電流I3へ移ります。I1・I2・I3は図中の電流の呼び名で、数字の順に発生するわけではありません。［1］

    この図には電流値や各段階の具体的な時間がなく、途中の細かな区間の動作も説明されていません。読み取れるのは、接続直後の突入を抑える仕組みと、その後の起動電流を制御する仕組みを、分けて用意するという関係です。

    短い変動を受け止める役割を、電源系統の中で分担する

    入力部だけで、すべての変動を扱うわけではありません。資料は、コンデンサー、スーパーキャパシター、ラック列や配電側の蓄電設備を、応答する時間の違いに応じて配置する考え方も示しています。チップに近い電圧変動の抑制と、電力系統側の長めの変動への対応では、受け持つ役割が異なります。［1］

    800 Vの配電からラック側の電源までを見るときは、定常時の電圧や電力に加えて、どの変動をどの時間まで受け入れ、接続時の電流をどの回路で抑えるかを追うと、設計のつながりが見えてきます。電源の入口は、電圧を変換する前から、配電側と計算機側の動作をつないでいます。

    資料の共著企業のうち、デルタ電子の会社全体については、cyclewaveの企業記事で紹介しています。

    デルタ電子の企業記事を読む

    参考資料

    1. Peter Barbosa、Rudy Wang（Delta Electronics）、Aurelio Rodriguez Echevarria（AMD）、LVDC Power Distribution and Its Interface with Rack Power Systems（OCP APAC 2026公開スライド）。ラック側の構成：6〜7ページ、動作領域：8ページ、入力部と起動：9〜10ページ、蓄電の役割分担：11〜12ページ。著者名・所属は表紙表記に基づきます。
    2. OCP APAC 2026公式プログラム・公開資料一覧。本記事は掲載PDFに基づきます。PDFの作成・更新日は2026年9月2日（UTC）で、8月11〜12日の会場投影版と同一かは確認できていません。
  • OCP APAC 2026 | SSTの小型化を支える高周波変圧器と、絶縁・放熱の設計

    OCP APAC 2026 | SSTの小型化を支える高周波変圧器と、絶縁・放熱の設計

    大きな電力を扱う変圧器を小さくできれば、AIデータセンターの電源設備にも余裕が生まれます。ただ、小型化するほど、内部の絶縁を保ち、発生した熱を外へ逃がす設計が重要になります。

    OCP APAC 2026の公開資料で、Delta Electronics（デルタ電子）が取り上げたのが、SST（Solid-State Transformer、ソリッドステート変圧器）です。高周波変圧器とパワー半導体による電力変換を組み合わせ、中圧の交流から直流へ電力を供給する構成を説明しています。部品を小さくする技術と、電源設備として使うための条件を、一緒に見ていきます。［1］

    高周波化で磁気部品を小さくする

    一般的な電力用変圧器は、商用周波数の交流を受け、巻線と磁心によって電圧を変えます。SSTでは、その前後に半導体の電力変換回路を置き、変圧器をより高い周波数で動かします。資料は、これによって磁気部品の小型化を進められると説明しています。［1］

    高周波変圧器は、入力側と出力側を電気的に絶縁しながら電力を渡す部分です。変換回路の制御には、電圧や電流を調整する役割もあります。資料の構成例では、SSTが中圧交流を800 V直流へ変換し、その先の別のDC-DC変換器が、サーバーや半導体に必要な電圧まで下げます。SSTだけでチップの電源電圧まで変換する図ではありません。［1］

    複数の変換モジュールをどう組み合わせるか

    資料は、SSTの代表的な回路構成としてISOP（入力直列・出力並列）と、MMC（モジュラー・マルチレベル・コンバーター）を用いる構成を並べています。ISOPの図では、交流を直流に変える段と、変圧器を含む絶縁型DC-DC段を持ったモジュールが複数並びます。入力を直列につなぎ、出力を並列にまとめる構成です。［1］

    一方、MMC側の図では、交流から共通の中圧直流バスを作り、そこから複数の絶縁型変換回路へ電力を渡しています。資料は、この共通バスを利用した接続や制御の選択肢、変圧器の部分放電に関わるストレスを抑える点を挙げています。その半面、AC-DC段のサブモジュール数が増える課題も示しています。［1］

    両方に共通する課題は、直流部分の電圧を支えるDCリンクコンデンサーが大きくなることです。磁心だけを小さくしても、SST全体が同じ割合で小さくなるとは限りません。変圧器、半導体、コンデンサーを含む構成として考える必要があります。

    密度を上げるほど、絶縁と熱の逃げ道が問われる

    高周波変圧器では、磁心の材料と巻線の作り方が重要です。資料は、PCB（プリント基板）を用いた巻線による高密度化とともに、交流での巻線損失が大電力化の制約になることを示しています。小さく収まる形だけでなく、そこで生じる損失も見なければなりません。［1］

    絶縁には、空間を隔てる空間距離と、絶縁物の表面に沿った沿面距離の確保が関わります。資料は、これらの要求を満たし、絶縁の一部で局所的に生じる「部分放電」を起こさない設計を課題に挙げています。部品を近づけて詰め込むだけでは、小型化は成立しません。［1］

    同じページでは、電力密度を高めると放熱に使える表面積が小さくなり、熱設計が難しくなる関係も示しています。高い変換効率と、扱いやすい温度は別の確認項目です。絶縁を保つ構造と、熱を外へ運ぶ構造を両立させるところに、SSTの設計の難しさがあります。［1］

    故障時の保護と、負荷変動への対応を分けて考える

    半導体で電流を制御できることは、故障時の設計にも関わります。資料は、直流バスの短絡に対してSSTが電流を制御し、遮断器を動作させる構成を説明しています。また、ラックへ向かう分岐回路には、半導体遮断器による素早い保護を挙げています。SSTの制御と、故障箇所を切り離す遮断器を組み合わせる考え方です。［1］

    通常運転中の急な負荷変動には、別の役割分担があります。資料のESS（エネルギー貯蔵システム）との協調例では、蓄電側が変動分を支え、SSTは電力系統から受け取る電力を滑らかにする役割を担います。［1］

    掲載された400 Vバスの波形例では、キャパシタートレーを停止した後にバス電圧の揺れが大きくなり、資料はSSTの応答の遅さと結び付けています。これは、その構成での協調の必要性を示す例です。あらゆるSSTの応答性能や、800 V設備での挙動をそのまま示すものではありません。［1］

    性能の数値は、構成例と開発目標を分けて読む

    資料は、1.2 MWのSSTを用いる構成例について、従来の変圧器とAC-DC変換器の組み合わせと比較しています。次の値は、この資料に掲載された比較です。［1］

    比較項目変圧器＋AC-DC変換器SST
    重量5.8 t4 t
    設置面積4.96 m²3.39 m²
    50%負荷時の効率95.5%97.5%
    出典：資料［1］18ページ。1.2 MWの構成例。効率の差は2パーセントポイントです。

    このページには、入力電圧や冷却条件など、比較を再現するための条件がそろっていません。表の効率は比較対象の電力変換部分の値で、電力系統からチップまでの総合効率とも異なります。設備や負荷率が変わっても同じ効果が出る、と読むことはできません。

    さらに資料は、電力密度400〜1,000 kW/m³、効率98.5%超を、今後の目標として掲げています。先ほどの構成例の値と混ぜず、高い電圧に対応するSiC（炭化ケイ素）半導体、熱を伝えやすい絶縁材料、損失の小さい磁性材料、変換回路と制御の改良に結び付けて示しています。［1］

    SSTを見るときは、小さな高周波変圧器だけでなく、周囲のコンデンサーや絶縁構造、熱の逃げ道、保護と蓄電の分担まで追うと、設備としての姿が見えてきます。小型化や効率の数値を、その成立条件と一緒に読むことが大切です。

    デルタ電子の会社全体については、cyclewaveの企業記事で紹介しています。

    デルタ電子の企業記事を読む

    参考資料

    1. Delta Electronics, Enabling Scalable AI Data Centers Through Solid-State Transformer Technology（OCP APAC 2026公開スライド）。構成と高周波化：4〜5・9・11ページ、磁気部品と絶縁・放熱：12〜13ページ、保護と蓄電協調：15〜17ページ、構成例の比較と目標：18〜19ページ。
    2. OCP APAC 2026公式プログラム・公開資料一覧。本記事は掲載PDFに基づきます。PDFの作成・更新日は2026年9月2日（UTC）で、8月11〜12日の会場投影版と同一かは確認できていません。
  • OCP APAC 2026 | MicrosoftのMaia・Cobalt・Boost DPU、推論・CPU処理・I/Oを分担

    OCP APAC 2026 | MicrosoftのMaia・Cobalt・Boost DPU、推論・CPU処理・I/Oを分担

    たとえば、AIが必要なデータを探し、外部の処理を呼び出し、その結果を使って答えを作るとします。モデルの推論を速くするだけでなく、データを取り出す処理や、次の仕事へ進める処理にも時間がかかります。AI基盤を考えるときは、どの計算器が速いかと一緒に、どの仕事をどこへ任せるかを見る必要があります。

    2026 OCP APAC Summitの公式一覧に掲載されたMicrosoftの資料は、半導体からサーバー、ネットワーク、データセンターまでを一緒に設計する考え方を示しています。その中から、推論向けのMaia 200、CPUのCobalt 200、データ処理向けのBoost DPUという、役割の異なる三つに注目します。［1・2］

    AIの処理が変わると、待ち時間の場所も変わる

    資料は「ボトルネックは移り続ける」という見出しで、モデルの規模、計算能力、メモリー、ストレージを並べています。モデルを動かすには演算だけでなく、必要なデータを保持し、読み書きする能力も要るからです。グラフは異なる指標の伸びを2019年基準で示したもので、線同士の差を、そのまま実際の処理時間の差として読むことはできません。［1］

    さらに資料は、AIエージェントの処理を背景に、CPUとGPUの役割へ目を向けています。たとえば、複数の処理を進める順番や結果の受け渡しを整える時間が長ければ、推論部分だけを速くしても、全体の待ち時間は同じ割合では短くなりません。どこが処理の進行を妨げているかによって、強化したい部分も変わります。

    Maia、Cobalt、Boost DPUで見る三つの役割

    Microsoftは、対象となる処理に応じて自社の半導体を紹介しています。資料と同社の補足記事に沿うと、役割は次のように整理できます。これは製品群の役割分担であり、三つを同じサーバーへ搭載する配線図ではありません。［1・3］

    半導体資料で示す主な対象注目する点
    Maia 200AIモデルの推論処理するモデルとチップを合わせて設計し、費用や電力あたりの推論処理を考える
    Cobalt 200クラウド向けのCPU処理、AIエージェントに関わる処理複数の仕事の並行処理と進行管理、呼び出しの待ち時間を考える
    Boost DPUストレージやネットワークの基盤処理ホストCPUから専用の半導体へ処理を移す

    Maia 200は、推論を担うアクセラレーターとして位置づけられています。資料が挙げるのは、チップとモデルの協調設計です。チップ単体の演算能力だけで評価を終えず、動かすモデルと組み合わせて、電力や費用に対してどれだけ推論を進められるかを見ます。［1］

    Cobalt 200はCPUです。補足記事では、並行処理や、複数の処理の進行をまとめるオーケストレーションに向けた設計と説明されています。モデルの推論を担う部分と、仕事を進めるCPU側の処理を分けて考えると、AI基盤に求める性能を捉えやすくなります。［1・3］

    Boost DPUは、CPUが担っていた基盤処理を引き受ける

    DPU（Data Processing Unit）は、ここではデータの入出力に関わる処理を受け持つ専用プロセッサーです。MicrosoftはBoost DPUについて、ストレージやネットワークの基盤処理をホストCPUから移す、オフロードの役割を説明しています。OCP資料でも、クラウドのストレージ処理が主な対象として挙がっています。［1・3］

    この役割は、アプリケーションの計算を速くすることとは分けて考えられます。たとえば、CPUがアプリケーションとデータ入出力の両方を担っているなら、入出力側の仕事を別の処理器へ移すことで、CPUに任せる仕事の範囲が変わります。ここでいうI/Oは、データの入力と出力のことです。効果を見る際には、移した処理の速さだけでなく、CPU側と合わせた待ち時間や消費電力を確認します。

    違う性能指標を、一つの倍率にまとめない

    資料に出てくる性能指標も、三つで異なります。Maia 200では費用・電力あたりの推論性能、Cobalt 200ではエージェント呼び出しの遅延や一定時間に処理できる量、Boost DPUではストレージ処理の性能と電力です。対象の仕事が違うため、それぞれの改善率を足したり掛けたりして、AIサービス全体の高速化を求めることはできません。［1］

    掲載スライドだけでは、比較した構成や測定条件の詳細までは分かりません。この記事では改善率を一般的な性能値として使わず、何を測る指標なのかに注目しています。推論の処理量、呼び出しの待ち時間、入出力の負荷を分けて見ることで、必要な改善を選びやすくなります。

    処理の分担を、サーバーと施設の設計へつなぐ

    資料の全体図では、半導体、プラットフォーム、ネットワーク、データセンターの協調設計を重ね、その周囲にセキュリティと持続可能性を置いています。処理を専用化する方針を、部品一つの効率で終わらせず、組み合わせたシステムとして考える構成です。電力や冷却も同じ資料で扱われています。［1］

    AI基盤を選ぶときは、「最も速いチップはどれか」に加え、「推論、CPU処理、データ入出力のどこに時間を使っているか」を確かめる。Maia、Cobalt、Boost DPUの役割を並べると、専用の半導体を作る意味が、仕事の分担として見えてきます。その分担をソフトウェアやサーバー構成までつなげることが、今回の資料を読む一つの軸になります。

    Microsoftの事業を知る

    Azureを含むMicrosoft全体の事業は、cyclewaveの企業解説にまとめています。

    Microsoftの企業解説を読む

    参考資料

    公式一覧から公開された18ページのPDFと、Microsoftの補足記事をもとに構成しました。PDFの作成日は2026年9月8日です。開催当日の版との同一性は未確認のため、公開資料に示された設計として紹介しています。

    ［1］Gohar Waqar、Sushant Gupta（Microsoft）「From Silicon to Systems: Driving Innovation for Azure Compute & AI」。8ページ：処理の制約、10–14ページ：全体設計と各半導体の役割・評価指標、15–18ページ：セキュリティ、電力・冷却、ネットワーク、協調設計。

    ［2］Open Compute Project「2026 OCP APAC Summit」。講演と公開資料の公式案内。

    ［3］Microsoft「From Silicon to Systems: Bending the Cost and Complexity Curves of AI」（2026年8月）。Cobaltの並行処理・オーケストレーションと、Boost DPUへの基盤処理のオフロードを補足。