量子ビット同士を使って計算するときは、強く結び付けたい。一方、計算していない時間には、互いに影響してほしくありません。この切り替えを担う「カプラ」の設計が、超伝導量子コンピュータの課題の一つです。
ソウル大学とSamsung ElectronicsのSamsung Advanced Institute of Technologyの研究チームは、二つの共振器を使うダブル共振器カプラ（DRC）を提案しています。2026年9月に初稿が公開され、11月3日に更新された論文の第3版では、待機中の不要な相互作用を抑えながら、20ナノ秒の2量子ビットゲートを動かす設計と計算結果を示しています。実機で達成した性能ではなく、回路モデルと雑音の仮定に基づく試算です。
簡単にまとめると？
- 二つの共振モードを通る相互作用の経路を調整し、待機中の不要な周波数のずれを打ち消す設計です。
- 量子ビットの周波数を比較的大きく離した例でも、待機時とゲート実行時を切り替えられます。ただし、自由に離せるわけではありません。
- 20ナノ秒ゲートの雑音を除いた誤差は小さい一方、緩和と磁束雑音を含めた忠実度の見積もりは約99.8%です。比較には、この条件の違いが欠かせません。
待機中に残る「ZZ相互作用」とは
隣の量子ビットが0か1かによって、自分の量子ビットの周波数が少し変わる。この状態依存のずれが、残留ZZ相互作用です。待っているだけでも位相が余分に進み、独立に動かしたい量子ビットへ影響が及びます。
同じ相互作用も、必要な時間だけ強く働かせれば役立ちます。二つの量子ビットがともに1のときに付く相対的な位相を制御するCZゲートは、その一例です。カプラには、待機中のずれを小さくする能力と、ゲート中に十分な位相を短時間で蓄積する能力の両方が求められます。
二つの共振モードで、相互作用の通り方を変える
DRCは二つの共振器を、一つのジョセフソン接合とコンデンサで結んだ回路です。「接合が一つ」という説明はカプラについてのもので、量子ビットを含む装置全体の接合数ではありません。
この回路には、二つの共振器が同じ向きに振る舞う共通モードと、差を作る差動モードがあります。理想的な対称回路では、共通モードの周波数は固定され、差動モードの周波数は外から加える磁束で変わります。実際の設計では、左右のインダクタンスの非対称性によって、これらも混ざります。
量子ビット同士は、こうしたモードを介した複数の経路で影響し合います。経路の寄与には逆向きの符号があるため、磁束で相対的な強さを調整すると、打ち消しが起こります。ただし、励起を交換する相互作用と、周波数を状態依存でずらすZZ相互作用は別の量です。計算例では、それぞれがゼロになる磁束は近接していますが、完全には一致していません。ZZがゼロの待機点でも、交換相互作用は小さいながら残ります。
周波数を離せることには、範囲がある
超伝導量子ビットの一種であるトランズモンは、0と1だけでなく、さらに上のエネルギー準位も持ちます。その準位の間隔がどれだけ不揃いかを表すのが「非調和性」です。一般的な単一トランズモン型カプラで残留ZZを打ち消すには、量子ビット同士の周波数差を、この非調和性と同程度か、それより小さくする制約が生じます。
今回の設計例では、量子ビットの周波数は4.99GHzと5.58GHzで、差は590MHzです。非調和性の大きさ約200MHzを上回る間隔でも、ZZをゼロにできる待機点が得られています。周波数が近い量子ビットを密集させずに済む可能性は、多数の量子ビットへ周波数を割り当てる際の利点になります。
ただし、論文の別の走査では、ほかのパラメータを固定したとき、周波数差が約747MHzを超えると完全な打ち消しができなくなります。この値は装置一般の上限ではなく、検討した条件での境目です。設計の自由度が広がることと、周波数を任意に選べることは分けて考える必要があります。
20ナノ秒という速さを、どの誤差と比べるか
ゲートを実行するときは、磁束を待機点から動かし、強いZZ相互作用が働く領域を通って戻します。急に動かすと、計算に使う0・1以外の準位へ状態が漏れます。そのため研究チームは、状態が移りやすい箇所ではゆっくり、それ以外では速く進むように、磁束パルスの形を数値的に最適化しています。
20ナノ秒、つまり5000万分の1秒のパルスでは、雑音による緩和や位相の乱れを除いた誤差は3.25×10−6でした。これを16ナノ秒へ短縮すると、同じ種類の誤差は6.22×10−4へ増えます。速ければ常に良い、という結果ではありません。
| 20ナノ秒ゲートの評価 | 論文の見積もり | 読み取る条件 |
|---|---|---|
| 雑音を除いた誤差 | 3.25×10−6 | 最適化したパルスでの回路モデルの計算。大部分は計算空間からの漏れ |
| エネルギー緩和による誤差 | 6.99×10−4 | 両量子ビットの緩和時間T1＝50μs、各共振器のQ＝4×105 |
| 磁束雑音による位相の誤差 | 1.58×10−3 | 1Hzで10μΦ0/√Hzの1/f磁束雑音を仮定。Φ0は磁束量子 |
| これらを合わせた忠実度 | 約99.8% | 上の雑音条件を含む見積もり。実機の測定値ではない |
Qは共振器が振動のエネルギーをどれだけ保てるかを表す指標です。ゲート中は量子ビットの状態にカプラ側のモードが混ざるため、量子ビットだけ長寿命でも十分ではありません。また、この雑音条件では、磁束の揺らぎによる位相の乱れが最大の誤差要因になっています。
論文には、最大の相互作用から求めた約7.2ナノ秒という時間も登場します。これは必要な位相を蓄積する速さから得た下限であり、その時間のゲートを実現したという意味ではありません。パルスを滑らかに動かす時間と、状態の漏れを抑える工夫が別に必要です。
回路を比較するときに残る確認点
DRCの提案から得られるのは、待機時の干渉を抑えつつ、量子ビットの周波数配置に余地を持たせる設計です。一方、装置として評価するには、作製した回路で打ち消し点を見つけられるか、磁束雑音と共振器の損失をどこまで抑えられるか、周囲の量子ビットを同時に動かした場合も性能を保てるかを確かめる必要があります。
ほかのカプラと比べる際は、ゲート時間に加え、待機時に何をゼロにしたのか、どの雑音を含めた忠実度なのかを見ると、数字の意味がはっきりします。今回の20ナノ秒と約99.8%も、その組み合わせで読むべき結果です。
出典
- Seunghyeon Jinほか「A double-resonator coupler for high-fidelity two-qubit gates between superconducting qubits」、arXiv:2609.05222v3、2026年11月3日更新。本文・図1〜3を参照。設計およびシミュレーションの報告。