量子誤り訂正を使うと、物理的な量子ビットの誤りを減らして計算を続けられます。それでも残る誤りがあります。同じ割合で失敗する操作でも、毎回少しずつ同じ方向へずれるのか、確率的に状態が反転するのかによって、長い回路での振る舞いは変わります。
Sandia国立研究所とQuantinuumの研究チームは、この「残り方」を調べる論理ゲートセット・トモグラフィー（logical GST）を提案しました。2026年10月13日公開のプレプリントで、Quantinuum H1-1の実機測定と、詳細な装置エミュレーターによる分析を報告しています。
簡単にまとめると？
- 誤り訂正を含む論理操作を、状態の準備と測定も含めて一緒に推定する方法です。
- 実機では7個のデータ量子ビットで1個の論理量子ビットを符号化し、複数の論理ゲートを評価しました。
- 実機で強く見えなかった効果が、大量のエミュレーターのデータでは現れました。両者の結果と測定の感度を分けて読む必要があります。
誤り率が同じでも、回路への影響は同じではない
量子ゲートには、量子状態を一定の角度だけ回す操作があります。たとえば、狙いより少し余計に回してしまうずれが続けば、操作を重ねるほど偏りが蓄積する場合があります。一方、確率的な反転は、同じ方向へ回し続けるずれとは異なる形で計算に影響します。
前者のように位相関係を保ったずれをコヒーレント誤りと呼びます。後者の代表的なモデルが、X・Y・Zの反転を確率で組み合わせるパウリ確率誤りです。平均の誤り率だけで装置を比べると、この違いが見えにくくなります。
もう一つの問いは、同じゲートが回路のどこでも同じ働きをするかです。前の操作で残った情報が次の操作へ影響すると、一定の作用を順番に適用するモデルでは説明できなくなることがあります。これが、今回調べている論理レベルの非マルコフ性です。
準備・ゲート・測定を、一つの整合したモデルへ
トモグラフィーは、さまざまな条件で得た測定結果から状態や操作を推定する考え方です。ゲートだけを調べるつもりでも、入力状態の準備や最後の測定に誤りがあれば、その影響をゲートの問題と取り違えるおそれがあります。
GSTでは、準備・測定・ゲートをまとめて推定します。短いゲート列を繰り返し、前後に置く操作も変えながら結果を集めることで、小さなずれがどのように現れるかを調べます。logical GSTは、その対象を物理量子ビットの操作から、誤り訂正を組み込んだ論理操作へ移したものです。
今回使われたのはSteane符号です。7個のデータ量子ビットに1個の論理量子ビットを符号化し、誤りを示す測定結果を復号して、実際の補正操作を加えます。評価には論理H・S・Tゲートなどが含まれます。ここでの「普遍的なゲート集合」は1論理量子ビット上の操作についての表現です。
実機とエミュレーターで、見えた範囲を分ける
研究の実機データは158種類の回路で、各回路およそ50回の採用済み測定からなります。比較するエミュレーターの分析は、931種類の回路を各14,100回測る設定でした。測定回数だけでなく回路設計も異なるため、両者を単純な誤り率ランキングとして比べるものではありません。
実機の結果は、主としてパウリ確率誤りで説明でき、非マルコフ性の有意な証拠は得られませんでした。ただし、測定回数が限られているため、小さな効果が存在しないと証明したわけではありません。コヒーレント誤りについても、一部のパラメーターを加えると説明が改善する弱い兆候と、必須の誤りモデルであるという結論を区別しています。
エミュレーターでは、より小さな効果まで調べられます。設定によってコヒーレント誤りの強い証拠や、小さいながら有意な非マルコフ性が現れました。物理的な誤りの一部を無効にして比較できる点も、原因を調べる助けになります。ただし、装置モデルが実機のすべての誤りを再現しているとは限りません。
性能を見るときに残したい、条件の違い
論理操作は、理想的なゲート一つに対応する物理操作だけでできているわけではありません。測定、補助状態の準備、復号、補正を含みます。今回のTゲートも補助状態の注入を使い、受理された試行を選んで解析しています。推定されたT操作は、この受理条件付きの操作として読む必要があります。
また、この研究は特定の装置、符号、補正手順での結果です。符号の規模や補正の実装を変えれば、残る誤りの性質も変わり得ます。logical GSTの価値は、平均的な誤りの大きさだけでなく、どの種類の誤りが、どの回路で効いているかを点検できることにあります。論理量子ビットを使う計算が複雑になるほど、この違いを説明できる評価が役立ちそうです。
装置を開発するQuantinuumについては、cyclewaveのQuantinuumはどんな会社？で事業の全体像を紹介しています。
参考資料
- Piper C. Wysocki et al., Logical Gate Set Tomography（arXiv:2610.19034v1、2026年10月13日公開、査読前プレプリント）。第I〜VII節を参照。実機とエミュレーターの結果は別の証拠として記述。