Quantum Sea

タグ: PCIe

  • Googleが示すPCIe Gen6接続検証、部品のばらつきと他社ケーブルの相性を調べる

    Googleが示すPCIe Gen6接続検証、部品のばらつきと他社ケーブルの相性を調べる

    同じサーバーで、ケーブルを別のメーカーのものに替えると通信品質が変わる。高速な接続では、部品を一つずつ確かめるだけでは見つけにくい問題があります。コネクターとケーブルが、実際にかみ合ったときの状態まで見る必要があるためです。

    GoogleのScott Lee氏らは、PCIe Gen6／Gen7の接続を見据え、標準的なコネクターやケーブル構成から外れるシステムの設計・検証方法を提案しました。寸法公差の分析、製造中の測定、メーカーをまたぐ組み合わせ試験をつなぎ、接続全体の余裕を確かめる考え方です。［1］

    簡単にまとめると？

    • 高速PCIe接続は、部品単体の挿入損失だけでなく、ケーブルとコネクターを組み合わせて検証します。
    • 寸法公差の組み合わせを分析し、製造中の測定と他社部品との試験を設計へつなげます。
    • 発表は設計・製造・評価を結ぶ方法の提案で、採用済みの認証制度とは区別する必要があります。

    挿入損失が合格でも、組み合わせ全体は合格とは限らない

    発表の背景には、基板への実装後に分かったコネクターのばらつきと、異なるメーカーのケーブル・コネクターを組み合わせた際の相互運用性の問題があります。ここでいう「非標準」は、PCIeの標準的な接続部品や構成に、そのまま当てはめられないという意味です。独自の形状を使うだけで、直ちに通信できないと決まるわけではありません。［1］

    資料の試験表では、信号がどれだけ弱まるかを見る挿入損失（IL）は、掲載された全組み合わせで合格しています。一方、iRLなど別の評価項目には不合格が混じっています。同じシステムでケーブルを替えた際のRaw BER、つまり誤り訂正前のビット誤り率にも差が示されています。一つの指標が良好でも、接続全体の品質は決められません。［1］

    寸法の「許容範囲」を組み合わせて考える

    コネクターは、図面どおりの一つの形だけで量産されるものではありません。接続する基板の厚さ、接点の位置、ピンの幅やめっきの厚さなどに、製造上許される範囲、すなわち公差があります。この小さな差が重なると、高速信号から見たインピーダンスにも違いが生まれます。［1］

    提案の中心は、DOE（実験計画法）によって、公差の組み合わせと電気特性の関係を調べることです。基板側とコネクター側の寸法条件を組み合わせ、インピーダンスの変化に効く要因を探します。代表的な一個だけでなく、許容範囲の端に寄った条件も設計段階で扱うわけです。［1］

    掲載例では、製造パラメーターの最適化前後で、インピーダンス曲線の最大値と最小値の差が11.88Ωから8.72Ωへ縮まっています。これはその図に示されたコネクターの比較例であり、すべての部品に同じ改善幅が出るという値ではありません。重要なのは、ばらつきを分析し、その要因へ設計変更を戻す手順です。［1］

    製造中の変化と、他社部品との相性を分けて測る

    完成後に基板へ実装して測る検査は、詳しい特性を調べられる反面、問題が見つかる時点が遅くなります。Googleの提案では、コネクターを製造工程の途中で測定し、特性が変化していないかを追います。インライン検証と呼ばれる方法です。［1］

    ただし、製造中の測定で確認できるのは特性の一部です。資料もこの制約を明記しており、完成品やシステムの評価を丸ごと置き換える案ではありません。早い段階で変化を捉える検査と、組み上がった状態を詳しく確かめる検査には、それぞれ役割があります。［1］

    ケーブルの相互運用性では、メーカーXのコネクターを使った治具に、別のメーカーYのケーブルを接続して測る構成を示しています。評価場所も特定メーカーに依存しない試験所とし、知的財産や測定環境の差をめぐる懸念を減らす考えです。自社同士でうまくつながることと、他社製品ともつながることを、別々に確かめます。［1］

    最後はホストから受信側まで、一本の経路として見る

    システム設計者は、各メーカーから公差の厳しい側を含む部品モデルを受け取り、ホストから受信側までの伝送路を評価します。提案は、個々の独自部品を標準品と呼び替えることではなく、組み合わせた経路がPCIe Base仕様のチャネル要件を満たすかを確かめるものです。［1］

    発表時点では、GoogleはPCI-SIGとの合意のもとで、この方法をOCPを通じて公開する計画を示しています。採用済みの認証制度というより、設計・製造・評価をつなぐ方法の提案です。高速化する接続で、メーカーの違いを越えて品質をそろえるには何を共有すべきか。その答えを、部品の形状だけでなく、測り方にも求めています。［1］

    Googleの事業と親会社Alphabetの収益構造は、cyclewaveでまとめています。

    Alphabetの企業解説へ

    参考資料

    2026年9月27日確認。

    1. Google「PCIe Design and Validation Strategy with Non-Standard Connector and Cable Linkage」 — 2026 OCP APAC Summit公開スライド。背景・相互運用性p.3–9、公差とDOE p.10–13、製造・組み合わせ・システム検証p.14–16、公開計画p.17。
    2. Open Compute Project「2026 OCP APAC Summit」 — 発表者・演題・配布資料の掲載元。
  • MicrosoftのPCIeカセット案、アクセラレータ交換後もホストを使い続けるための条件

    MicrosoftのPCIeカセット案、アクセラレータ交換後もホストを使い続けるための条件

    GPUを新しい世代に替えるたび、サーバーの筐体や電源、冷却まで設計し直すのでは、更新の負担が大きくなります。そんな負担を減らすには、交換する部分の形だけでなく、どこまでを交換し、どこからを使い続けるかを決めておく必要があります。

    2026年8月のOCP APAC Summitで、Microsoftはアクセラレータを「PCIeカセット」という交換単位にまとめる設計案を示しました。狙いは、GPUなどの種類が変わっても、ホスト側の再設計をできるだけ抑えること。現時点では、発表資料で示された構想です。［1・2］

    簡単にまとめると？

    • MicrosoftのPCIeカセット案は、アクセラレータ側を交換単位にまとめ、ホストの再設計を抑える構想です。
    • 交換性を成立させるには、形状だけでなく電力・冷却・制御・保守の接点をそろえる必要があります。
    • 発表図だけで仕様の批准や他社製品との互換性が確認されたとは言えません。

    カセットとホストの間に、境界を引く

    この案では、アクセラレータごとに変わりやすい形状、固定方法、熱の逃がし方、制御信号をカセット側の設計範囲に置きます。一方のホスト側には、筐体、ホストプロセッサーモジュール（HPM）、管理・制御を担うDC-SCM、電力供給や保守の仕組みを残し、可能な範囲で使い続けます。DC-SCMは、OCPが仕様を定めるサーバーの管理・セキュリティ・制御用モジュールです。［2・3］

    カセットは、単なる「GPUを入れる箱」ではありません。発表資料は、現場交換可能ユニット（Field Replaceable Unit、FRU）として捉え、差し込む経路、重さ、固定具まで検討対象に挙げています。PCIeの接続に加えて、電源コネクターの電流容量、冷却、サイドバンドの制御信号、状態を伝えるテレメトリーも境界をまたぎます。ホットプラグや出力制御を扱うなら、その対応範囲も合わせて決めなければなりません。［2］

    冷却と電力は、境界をまたいで決まる

    液冷なら、カセット内のコールドプレートだけを決めても足りません。接続先のCDU（冷却液分配装置）と合わせて、流量、圧力、冷却液の種類、漏れの検知を考える必要があります。空冷なら、ヒートシンクやファンだけでなく、筐体内で使える風量や音響条件が関わります。電力も同様です。新しいアクセラレータが要求する電流や瞬間的な電力変動を、ホストの配線と電源が受け止められるかを確認します。［2］

    つまり、カセットを交換できる形にしても、ホストの冷却能力や給電の余裕を超えれば、ホスト側の変更は避けられません。資料も、インターフェースの選び方がホストへ複雑さを持ち込み、電力と冷却の境界調整を後回しにすると再利用が難しくなると振り返っています。［2］

    「差し替え可能」を実現するために残る仕事

    資料の次の課題は、カセットの寸法や重量だけではありません。熱・電力の許容範囲、制御インターフェース、侵入検知、ホットプラグ、保守の手順まで含めた共通の接点を、早い段階で定義することです。新しいカセットを差し込むたびに何を再評価するかも、そこで明らかになります。［2］

    発表の図には「OCP Cassette Specificationに準拠」と書かれていますが、末尾はカセットの形状や電力範囲をこれから検討する呼びかけです。この一枚の図だけで、批准済みの仕様や、異なるメーカーの製品をそのまま挿し替えられる互換性があるとは言えません。市場投入までの時間を短くするという狙いも、発表内で削減率が実測されたわけではありません。［2］

    この提案が教えてくれるのは、交換性を部品の形だけで判断しないことです。機械、電力、冷却、制御、保守の接点を一緒に決め、ホストが使い続けられる条件を明確にする。その境界が見えて初めて、新しいアクセラレータを迎える準備ができます。

    Microsoftの事業や収益の仕組みは、cyclewaveの企業解説にまとめています。

    Microsoftの企業解説を読む

    参考資料

    2026年9月26日確認。本文は公開スライドを中心に構成しています。発表動画の発言・質疑は確認対象に含めていません。

    ［1］Open Compute Project「2026 OCP APAC Summit」発表一覧。演題、登壇者、資料と動画の掲載。

    ［2］George Asirvatharaj、Hardik Shah、Niharica Sohal「Modular PCIe Cassette Architecture for Scalable AI Systems」公式掲載スライド。全13頁。課題と構成はpp.5–6、カセットとホストの条件はpp.7–9、残る課題と提案はpp.10–11。

    ［3］Open Compute Project「DC-SCM 2.2 Specification」。DC-SCMとHPMの用語と役割の確認。

  • MicrochipのAIクラスタ接続案、PCIe・ESUNと銅線・光の使い分け

    MicrochipのAIクラスタ接続案、PCIe・ESUNと銅線・光の使い分け

    AIの計算機どうしをつなぐとき、「一番速い接続方法は何か」と考えたくなります。でも、一枚の基板の近くを結ぶのか、ラックの中を結ぶのか、列をまたいで結ぶのかで、必要な距離も、使える電力も変わります。

    2026年8月のOCP APAC Summitで、MicrochipのMatt Holdrege氏は、PCIe、ESUN、銅線、光接続を並べてAI向けネットワークの選び方を説明しました。発表から読み取れるのは、どれか一つに統一する答えではなく、接続する相手と距離に合わせて、組み合わせを変える考え方です。［1・2］

    簡単にまとめると？

    • PCIe・ESUNという接続の仕組みと、銅線・光という信号を運ぶ媒体は、分けて考える選択肢です。
    • 近距離とラックを超える接続では条件が変わり、一つの方式へ統一するより用途に応じて組み合わせます。
    • 速度だけでなく、遅延・電力・費用・故障時の交換しやすさまで含めて選ぶことが重要です。

    「PCIeか、銅線か」という比べ方では足りない

    最初に整理したいのは、発表の四つの言葉が同じ種類の選択肢ではないことです。PCIeは機器をつなぐ規格、ESUNはAIアクセラレータ間のネットワーク向けにEthernetを発展させるOCPの取り組みです。一方、銅線と光ファイバーは信号を運ぶ手段で、CPO（Co-Packaged Optics）は、光エンジンと、通信を振り分ける専用半導体であるスイッチASICを同じパッケージに集積する構成を指します。つまり、接続の仕組みと、その信号をどう運ぶかを分けて考えます。［2・3・5］

    この違いを押さえると、銅線がPCIeの「対抗技術」ではないと分かります。短い距離のPCIe接続に銅線を使うこともあれば、Ethernet系の接続で銅線や光を選ぶこともあります。

    近くをつなぐPCIeと、広げるためのESUN

    発表はPCIe 6.0を、筐体内やラック内で計算機とメモリー、ストレージをつなぐ候補として挙げています。短い距離での低遅延に強みがある一方、電気信号のまま遠くへ伸ばすには限界があります。資料にある「64GT/s」は1レーンの信号転送速度を示す値で、アプリケーションがそのまま使える通信速度ではありません。［2］

    ラックを超えて多くのアクセラレータを結ぶ話では、Ethernetを土台にしたESUNが登場します。通常のEthernetをそのままつなぐという意味ではありません。OCPのESUN作業では、短いメッセージで生じるヘッダの負担や、混雑・エラーをどう扱うかが検討され、2026年3月には1.0仕様が公開されています。発表者は、既存のEthernetの技術や運用経験を生かしながら、接続する機器の数を増やす道として紹介しています。［2〜4］

    銅線が届く距離と、光で広げる距離

    短い距離では、銅線は費用と消費電力を抑えやすく、構成も比較的単純です。ただし信号が高速になるほど、銅線だけで届く距離は厳しくなります。発表も、ラック内のような数メートル程度を得意な場面として整理しています。［2］

    列や部屋をまたぐ規模になると、光接続が候補になります。CPOは光エンジンをスイッチASICと同じパッケージに集積し、電気信号が通る距離を短くして損失を抑える設計です。DWDMは、一つの光ファイバーで異なる波長の信号を多重化する方法です。両者を組み合わせれば、届く距離や接続密度を広げる余地があります。［2・5］

    光なら必ず有利、というわけでもありません。発表資料は、費用、熱の管理、ほこりへの対策、故障した部品の交換しやすさを制約として挙げています。通信の数字だけでなく、設置してから直せるかどうかまで含めて比べる必要があります。［2］

    選ぶ順番は、距離・遅延・保守から

    発表では、比較的小さな自社設備やエッジ側にはPCIeと銅線、大規模施設にはESUNと光接続を組み合わせる配置例が示されています。これは発表者が示した設計の見取り図で、各方式の実装や性能を一律に保証するものではありません。［2］

    まず、何をつなぐのか。次に、どこまで離れるのか。そして、遅延、信号を運ぶための電力、故障時の交換、費用を順に見る。そうすると「一番速い線」探しから、AIクラスタ全体で使い続けられる接続の設計へ、視点を移せます。

    発表したMicrochipの事業全体は、cyclewaveの企業記事にまとめています。

    Microchipの企業分析をcyclewaveで読む

    参考資料

    2026年9月23日確認。発表の解説はOCPが公開した14ページのスライドをもとにしています。動画内の発言や質疑応答は本文の根拠に含めていません。

    1. Open Compute Project「2026 OCP APAC Summit」発表一覧 — 「AI Fabric Architecture Options: PCIe, ESUN, Copper, and Co-Packaged Optics」、Matt Holdrege（Microchip）。
    2. Matt Holdrege「AI Fabric Architecture Options」公式掲載スライド — pp.3–11。方式ごとの強み・制約、配置例。
    3. Open Compute Project「Networking/ESUN」 — ESUNが担うネットワーク側の作業領域。
    4. Open Compute Project「The OCP ESUN 1.0 Specification has been released!」 — 2026年3月10日。1.0仕様の公開と主な変更点。

    CPOの定義を補う資料（2026年10月27日確認）：［5］NVIDIA「A New Era in Data Center Networking with NVIDIA Silicon Photonics-Based Network Switching」（Brad Smith、2025年3月27日）、「What is co-packaged silicon photonics?」節。同じパッケージへの光エンジンとスイッチICの集積を説明しています。Microchipの発表内容とは別に、一般的な構成の定義を確認するために参照しています。