タグ: 電力効率

  • PUEと変換効率、チップの「1%節電」を施設全体で読み違えない

    PUEと変換効率、チップの「1%節電」を施設全体で読み違えない

    チップの消費電力を10W減らしたら、施設の受電電力は何W減るのでしょうか。途中の電源変換や冷却まで考えると、削減できる電力は10Wより大きくなる場合があります。ただし、削減するW数が増えることと、削減率の%が大きくなることは別です。

    大邱大学のKangHyun Yi氏は、OCP Korea Tech Day 2026の講演「Data Center: from the Grid to the Chip」で、チップから受電側へ電力をさかのぼる計算例を示しました。ここでは、その例を手掛かりに、変換効率とPUEの測定範囲、そして「1%」を割る分母を確かめます。掲載値は設計上の仮定であり、特定施設の節電実績ではありません。[1]

    簡単にまとめると?

    • PUEは施設全体のエネルギーをIT機器のエネルギーで割る指標で、冷却だけの倍率ではありません。
    • 一定倍率の比例モデルなら、チップ側の10Wと施設側の16.8Wは、どちらもそれぞれの基準量の1%になり得ます。
    • 入力電力の削減率、変換損失の削減率、効率のパーセントポイント差は、分母を分けて比べます。

    変換効率は「出力÷入力」、PUEは「施設全体÷IT機器」

    電源の変換効率は、入力した電力のうち、出力として渡せた電力の割合です。たとえば効率90%の電源から900Wを取り出すには、入力は1,000W必要です。間の100Wが、その変換で失われる電力になります。

    同じ電力経路に変換段が続くときは、それぞれの効率を掛け合わせます。末端のチップへ渡す電力を固定した計算では、必要な入力電力は「チップの電力÷各段の効率の積」です。各段の負荷条件をそろえ、分岐する別の消費を含めない単純なモデルとして扱います。

    一方、PUE(Power Usage Effectiveness)は、同じ期間の施設全体のエネルギーを、IT機器が使ったエネルギーで割る指標です。IT機器側には計算・記憶・通信を担う機器が入り、施設側にはそれらを支える配電、UPS、冷却、照明なども含まれます。チップ単体の効率とは、分母も測定範囲も異なります。[2][3]

    PUEが1.4なら、その期間にIT機器が使ったエネルギーの1.4倍を施設全体で使った、という関係です。「冷却で40%増えた」と言い換えることはできません。また、この期間の比率だけでは、いま負荷を少し減らしたときに施設の電力が何W下がるかまでは決まりません。

    1,000Wと1,680Wでは、1%のW数が違う

    講演の2ページには、チップ側1,000Wに対し、施設側を1,680Wとする図があります。図中ではチップの10W削減を施設側の16.8W削減へ換算しています。ここで倍率1.68が変わらないと仮定すると、絶対量の換算は次のようになります。[1]

    10W × 1.68 = 16.8W

    しかし、%を求めるときは、削減前のそれぞれの電力で割ります。

    • チップ側:10W ÷ 1,000W = 1%
    • 施設側:16.8W ÷ 1,680W = 1%

    この比例モデルでは、両方とも1%減です。図にある「GPU 1% = Intake 1.68%」という表現は、この二つの基準量で計算した相対削減率とは一致しません。16.8Wをチップ側の1,000Wで割れば1.68%になりますが、それは施設側の削減率ではありません。図が示すW数の換算と、%の説明を分けて読む必要があります。

    チップから受電側へ仮定電力をさかのぼる講演図。10Wから16.8Wへの換算と、1%から1.68%という表記が並ぶ。
    図1 チップ側1kWから受電側へさかのぼる原資料の計算例。図中のW数と%は分母を区別する必要があり、倍率一定なら10W/1,000Wと16.8W/1,680Wはともに1%です。KangHyun Yi(Daegu University),「Data Center: from the Grid to the Chip」2ページ、OCP Korea Tech Day 2026。原資料。図を拡大する

    これは、倍率一定で対象負荷を換算する例です。実施設には別のサーバーやネットワーク機器、負荷に比例しない設備消費もあります。一つのチップの1%削減が、施設全体でも1%削減になるとは限りません。対象以外の電力を含めた総量と、設備がどう追従するかを確かめる必要があります。

    PUEを掛ける前に、IT機器の境界を決める

    同じ図には、VRM(チップ向けの電圧調整段)88%、IBC(中間電圧への変換段)98%、PSU(電源装置)96.5%という仮定があります。この3段を通じてチップへ1kWを渡すなら、PSU入力は次の値です。

    1kW ÷(0.88 × 0.98 × 0.965)≒ 1.202kW

    このPSU入力を例のIT機器側の境界とし、同じ対象にPUE 1.4を対応させる解釈なら、1.202 × 1.4 ≒ 1.682kWとなり、図の1.68kWを再現できます。これは掲載された数値の関係を確かめるための計算で、講演者の測定境界を新たに確定したものではありません。

    図にはさらにUPS・構内配電96%、変圧器98%も描かれています。この5段すべてを計算すると入力は約1.277kWです。その値へ、配電や変圧器の損失を既に含むPUEをそのまま掛けると、同じ損失を重ねて数えることになります。実際、原図の脚注にもPUEに配電・変圧器の負担を含むと記されています。[1]

    また、約1.68kWと約1.28kWの差だけから、約0.40kWを冷却単独の消費と確定することもできません。冷却以外をどこまで含めたかが必要です。段ごとの変換損失を積み上げる計算と、施設全体のエネルギー比を使う計算は、境界を合わせてつなぎます。

    入力が約8%減ることと、損失が約36%減ること

    講演8ページは、5段の変換と3段の変換を比較しています。同じ1kWをチップに渡すという条件で、掲載された代表効率を使い、途中の計算結果を丸めずに求めると、次の関係になります。冷却は含めない比較です。[1]

    • 5段:効率の積は約78.30%、入力は約1.2772kW、変換損失は約0.2772kW。
    • 3段:0.98 × 0.985 × 0.88で約84.95%、入力は約1.1772kW、変換損失は約0.1772kW。

    入力電力の低減は、約0.1000kWを元の入力1.2772kWで割って約7.83%。資料の約8%という説明と整合します。一方、変換損失の低減は、同じ約0.1000kWを元の損失0.2772kWで割るため、約36.08%です。

    資料には変換損失30%減という表記もありますが、掲載された効率からはその値を再現できません。丸めた0.28kWから0.18kWへの変化で計算しても約35.7%です。ここでは別の仮定を補わず、入力と損失の分母を分けた計算結果として示します。変換段を減らせば、どの設備でもこの削減率になるという意味でもありません。

    効率の「1ポイント改善」も、消費電力の「1%減」とは別

    効率が96%から97%になる変化は、1パーセントポイントの上昇です。たとえば出力を1,000Wに保つなら、入力は1,000 ÷ 0.96 ≒ 1,041.7Wから、1,000 ÷ 0.97 ≒ 1,030.9Wへ変わります。約10.7W、元の入力に対して約1.03%の削減です。

    効率の差は1ポイント、入力電力の減少率は約1.03%。同じ改善を表していても、割っている基準量が違います。さらに実際の効率は負荷などの条件で変わるため、代表値一つを年間の削減量へそのまま延ばすこともできません。

    節電の説明を読むときは、まず「どこで測った量か」、次に「何を一定としたか」、最後に「何で割った%か」を確かめます。PUEと変換効率の役割が分かれていれば、チップの改善が施設側へ及ぶ意味を、W数と削減率を混同せずに考えられます。

    参考資料

    1. KangHyun Yi(Daegu University), Data Center: from the Grid to the Chip, OCP Korea Tech Day 2026、2026年8月21日。主に2・8ページ。公式プログラム。
    2. The Green Grid, Power Usage Effectiveness (PUE)。施設全体とICT機器のエネルギー比の定義。
    3. The Green Grid, Water Usage Effectiveness (WUE): A Green Grid Data Center Sustainability Metric, White Paper #35、2011年、4・6–7ページ。PUEと共通のIT機器エネルギー、施設側の範囲、期間の説明。
  • 原子層ほど薄い2D半導体、Nexstromの成膜技術と省電力化の課題

    原子層ほど薄い2D半導体、Nexstromの成膜技術と省電力化の課題

    半導体の消費電力を下げるには、計算の方法だけでなく、電流が流れる材料そのものを見直す道もあります。その候補が、原子層ほどの薄さを持つ「2D半導体」です。

    OCP APAC 2026の講演資料で、シンガポール国立大学のLain-Jong(Lance)Li氏は、2Dトランジスタの省電力の可能性と、製造に向けた課題を紹介しています。Li氏がChief Scientistを務めるNexstromの成膜技術も、その課題に取り組む例として登場します。薄い材料から良い素子を作ることと、ウエハー全体に安定して作ることは、つながりながらも別の難しさを持っています。[1]

    簡単にまとめると?

    • 2D半導体は原子層ほど薄いチャネルを使い、低い電圧でも電流を制御しやすい素子を目指します。
    • 紹介されたSRAMの省電力値は回路モデルの予測で、完成品やサーバー全体の実測値ではありません。
    • 実用化には接点・絶縁膜・成膜の均一性も必要で、12インチ装置の紹介を量産実績とは読み替えられません。

    原子層の薄さで、電流を制御する

    トランジスタでは、ゲートに加える電圧で、チャネルと呼ぶ経路の電流を制御します。チャネルを短くしても電流のオンとオフを切り替えやすくするには、ゲートからチャネルへ電気的な作用が十分に届く必要があります。

    2D半導体の強みは、このチャネルを非常に薄くできることです。資料では、原子層の薄さによる電流制御のしやすさと、表面に結合の切れ端がない構造による電子移動のしやすさを挙げています。ここでいう「2D」は材料の薄さを指し、複数のチップを重ねる3D実装とは異なる話です。[1, p.6]

    候補材料には、二硫化モリブデン(MoS₂)や二セレン化タングステン(WSe₂)があります。材料を替えるだけで回路全体が完成するわけではありませんが、低い電圧でも動作させやすい素子を作る出発点になります。

    SRAMの省電力は、回路モデルの予測

    資料の省電力評価は、素子の実験結果から回路の動作を予測する流れになっています。MoS₂をN型、WSe₂をP型の素子に使い、実験結果に合わせたモデルから、さらに微細な素子とSRAM回路の性能を試算しています。SRAMは、プロセッサー内のキャッシュなどに使われるメモリーです。[1, pp.10–11]

    示されている条件は、128×128のSRAMマクロを1GHzで動かすモデルです。読み書きの平均動的消費電力は、電源電圧0.6Vで6.17µW、0.3Vで1.6µWとされています。スライドはこれを、それぞれ6.17fJ/bit、1.6fJ/bitのエネルギーとして示しています。低い電圧で動かせれば、処理に使うエネルギーを減らせるという見通しです。

    ただし、この値はVita Hu氏のグループによるシミュレーションとして紹介されたものです。完成した2D SRAMの実測値や、サーバー全体の消費電力ではありません。また、資料中の「1nm技術ノード」は世代を示す呼び方で、モデルに置かれたゲート長は12nmです。数値を読むときには、こうした条件を一緒に見る必要があります。

    金属との接触と、絶縁膜も一緒に整える

    薄いチャネルを作れても、そこへ電流を出し入れする接点や、ゲートとの間に置く絶縁膜が性能を妨げれば、材料の利点を生かせません。資料は、金属との接触、絶縁膜の形成、チャネル材料の成長を、実用化に向けた三つの課題に挙げています。[1, pp.13–16]

    金属との接触では、材料の組み合わせに加えて、形成時の表面の状態が重要になります。絶縁膜では、薄い材料に損傷を与えず、ゲートの作用をチャネルへ伝えられる界面を作る必要があります。資料が扱うHfO₂(酸化ハフニウム)のような誘電率の高い膜も、膜そのものだけでなく、チャネルとの境目まで含めた設計の対象です。

    ここには実験と予測の段階の違いもあります。資料にある28nm技術でのインバーターの実証と、より先の世代に向けた消費電力の予測は、同じ完成度の成果として扱えません。良い材料、良い接点、良い絶縁膜を組み合わせ、それを回路で確かめる工程が続いています。

    小さな素子から、ウエハー全体へ

    製造の視点では、一つの素子が動くだけでなく、広い面積に同じ性質の膜を作れることが重要です。Nexstromの成膜技術を示す次の図は、その課題を三つに分けています。左は結晶中の欠陥、中央は結晶の向き、右は膜や結晶の均一性を調べる画像です。[1, p.17]

    Nexstromの2D半導体成膜を示す講演資料17ページ。左に通常のCVDとNexstrom MOCVDの欠陥密度の比較、中央に結晶方位、右に発光・ラマン分光の面内分布とTEM像が並ぶ。
    図1:2D半導体の成膜で同時に制御したい欠陥密度、結晶方位、均一性。Lain-Jong(Lance)Li(National University of Singapore/Nexstrom), “Two-Dimensional Transistors for Ultra-Low-Power Electronics Beyond Silicon”, OCP APAC 2026, p.17より引用。図中の数値と画像は発表資料による。原資料

    左側には、通常のCVDで約10¹³cm⁻²、NexstromのMOCVDで約10¹¹cm⁻²という欠陥密度が示されています。CVDは気体の原料から膜を成長させる方法で、MOCVDは金属有機原料を使う方式です。この比較は同社が示す成果であり、このページだけでは試料条件や評価範囲のすべては分かりません。どの材料や工程でも同じ差になる、とまでは言えません。

    中央と右の画像が加わることで、欠陥の少なさだけを見ればよいわけではないことも分かります。結晶の向きをそろえ、広い範囲で膜の性質をそろえる必要があります。資料は、Nexstromが独自のMOCVDプラットフォームで、これらを同時に制御する方針を示しています。

    12インチ装置と、量産の実績を分けて見る

    資料は、Nexstromによる2インチの実証と、12インチへの拡大目標を紹介しています。また、P型2D材料の成長に向けた12インチのコールドウォールCVD装置も示しています。複数領域の温度制御や原料供給の制御、ラマン分光の計測、成膜後の熱処理を組み合わせる構成です。[1, pp.18–20]

    大きなウエハーを扱う装置があることと、その全面で要求する品質を安定して達成し、量産できることは別です。この資料から、12インチの2D半導体がすでに量産されているとは判断できません。

    2D半導体の省電力化は、原子層の薄さだけで決まるものではありません。素子の電流制御、金属と絶縁膜の界面、回路の動作、ウエハー全体の成膜をつなぐ必要があります。今回の資料は、低電圧で動く回路の可能性と、その可能性を製造へ結び付けるために残る課題を、両側から示しています。

    参考資料

    1. Lain-Jong(Lance)Li, Two-Dimensional Transistors for Ultra-Low-Power Electronics Beyond Silicon, OCP APAC 2026。本文・図の参照箇所:pp.6, 10–20, 22。
    2. Open Compute Project, 2026 OCP APAC Summit — 公開講演資料一覧。
  • DeltaとAdvanced EnergyのORv3電源、出力と故障時の予備容量

    DeltaとAdvanced EnergyのORv3電源、出力と故障時の予備容量

    AIサーバーの電源を比べるとき、「何kWまで供給できるか」は大切な数字です。ただし、電源1台の出力、複数台を収めるパワーシェルフ全体の出力、故障に備えた余裕を残して使える出力は、それぞれ異なります。

    ORv3(Open Rack v3)のPSUは、交流をサーバー向けの直流に変換する電源ユニットです。DeltaとAdvanced Energyによる2024年のOCP Global Summitの公開スライドをもとに、33kWという出力の内訳と、高電力化で一緒に考えるべき負荷変動・監視の仕組みを見ていきます。[1・2]

    簡単にまとめると?

    • 資料の33kWシェルフは5.5kW電源6台の構成で、1台分の余裕を確保するN+1では27.5kWです。
    • 同資料のHPR2は10kW電源・60kWシェルフとして説明され、12kW超の電源は将来動向の図で別に示されています。
    • 出力の大きさだけでなく、変換効率、急な負荷変動への応答、故障や停電への備えを分けて読む必要があります。

    33kWは、どの電源を何台組み合わせた数字か

    資料の「Power Shelf Details」には、PSU用の6スロットと管理用の1スロットを持つ構成が示されています。組み合わせる整流電源は1台5,500W。6台の出力を合計すると33kWです。同じページは、冗長性を持たせないN+0で33kW、1台分の余裕を持たせるN+1で27.5kWと明記しています。[1、p.11]

    2024年の発表資料にある33kWシェルフの読み分け
    構成資料の出力出力の数え方
    5.5kW電源6台、N+033kW6台分を合計。電源1台分の予備容量を含まない
    同じ6台、N+127.5kW5台分を負荷に使う上限とし、1台分の余裕を確保

    たとえば、負荷が30kWなら33kWという合計値には収まります。しかし、1台分を失った後の27.5kWを超えるため、この構成で電源1台の故障に備えられるとは言えません。搭載容量と、冗長性を保って使える容量を分けると、数字の意味がはっきりします。これは資料の定格からの計算例で、実際の設備の運用事例ではありません。

    一方、同じ資料のHPR2比較表は電源1台を10kWとし、シェルフは33kWから60kWへの拡張として説明しています。後半の電力動向図にある「12kW+ PSU」「70kW+/OU」は、さらに先の方向を示す別の記述です。33kW構成へ12kW電源の数字を混ぜたり、60kWをそのままN+1時の出力と読んだりすることはできません。[1、pp.5–6・20]

    電力密度が上がることと、消費電力が減ることは別

    資料では、HPRの5.5kW電源からHPR2の10kW電源へ進むと、長さは640mmから710mmへ約11%増え、出力は約82%増えると説明されています。幅と高さは比較表で同じなので、限られた設置空間から取り出せる電力を増やす、という意味があります。[1、pp.4–5]

    これに対して変換効率は、入力した電力のうち何割を出力へ渡せるかを示します。比較表の230V・240V条件では、ピーク97.5%、100%負荷時96.5%という値が示されています。大きな出力を小さな筐体に収められることだけで、冷却や配電を含むデータセンター全体の効率まで改善したとは判断できません。設置空間と損失を、それぞれの指標で見る必要があります。[1、p.5]

    急な負荷変動では、値と一緒に試験条件を読む

    AI処理では負荷が短時間に大きく変わります。発表では、蓄えたエネルギーで一時的なピークを補うピークシェービング用シェルフと、PSUの入力電力制限を調整した試験を紹介しています。この二つは、電源から取り出せる連続出力を無制限に増やす仕組みではありません。[1、pp.8・12–18]

    入力電流の波形のひずみを表すiTHDが2.91%となった例は、5.5kW電源に対して、入力277V・60Hz、負荷15~160%、負荷変動の周波数1.25kHz、入力電力制限7.5kWという試験です。同じ負荷条件で制限値を8.8kWにした例のiTHDは3.27%でした。2.91%はこの条件での測定値であり、すべての負荷で得られる性能値や変換効率ではありません。[1、pp.15–16]

    入力電力を絞ればよい、とも限りません。別の試験では、230V・60Hzで5.5kW電源の負荷を50%から100%へ変え、入力電力制限を4.5kWにすると、高負荷が続いたときに出力を維持できず停止しました。続く例では、停止に至る前に制限値を自動的に引き上げています。ピークを抑える設定と、負荷へ給電し続けるための制御を組み合わせることが、この比較から読み取れる要点です。[1、pp.17–18]

    図1は、入力制限を4.5kWに固定したときの停止例です。負荷を増やした後、内部のバルク電圧(緑)が下がり、入力電流(紫)の周期的な波形も途切れています。瞬間的な変動を受け止められることと、高い負荷を継続して支えられることの違いを示しています。

    2024年OCP発表の入力電力制限試験。5.5kW電源、入力230V・60Hz、負荷50~100%、入力制限4.5kWで高負荷継続後に停止した波形。黄色は出力電圧、紫は入力電流、緑は内部バルク電圧。
    図1:入力電力制限を4.5kWに固定した5.5kW電源の試験。入力230V・60Hz、負荷50~100%。高負荷の継続後に停止した例を示します。出典:Cihan Aydin(Delta Energy Systems)、Harry Soin(Advanced Energy)「Requirements/Considerations of Next Generation ORv3 PSU and Power Shelves」、2024 OCP Global Summit、p.17。原資料 / 図を拡大する

    故障・停電への備えと、監視まで含めて考える

    N+1が扱う電源1台分の余裕と、停電時に使うBBU(バッテリーバックアップユニット)は役割が違います。発表では、BBUへの切り替え信号に加え、PMM(Power Monitoring Module)がPSUやBBUの状態をまとめ、Modbus通信で上位のラック管理装置へ渡す仕組みを説明しています。出力の大きさだけでなく、状態を把握し、異常時にどう給電を続けるかまでがシステムの設計範囲です。[1、pp.6–7・19]

    この発表を読むときの順序は、まず電源1台の出力、次にシェルフの合計、続いて冗長条件、最後に負荷変動と停電への対応です。将来の高電力化を示す図も、現行構成の定格や冗長運転の保証とは分けて見ると、自分が比べたい条件に近づけられます。

    企業の事業全体については、cyclewaveのデルタ電子の企業解説とAdvanced Energyの企業解説も参照できます。

    参考資料

    1. Cihan Aydin(Delta Energy Systems)、Harry Soin(Advanced Energy)「Requirements/Considerations of Next Generation ORv3 PSU and Power Shelves」、2024 OCP Global Summit、全23ページ。本文はこの公開スライドの数値と条件に基づきます。
      発表スライド(OCP公式一覧のリンク先)
    2. Open Compute Project「2024 OCP Global Summit」Rack & Powerの発表一覧。
      公式プログラム・動画・スライド一覧
    3. Open Compute Project「Requirements Considerations of Next Generation ORv3 PSU and Power Shelves」発表動画。
      発表動画

    対象は2024年の発表資料です。資料確認日:2026年10月6日。現在販売されている全製品の仕様を比較したものではありません。