量子回路の操作を減らすには、同じ計算を、より短いゲート列へ書き直す必要があります。ただし、大きな回路を丸ごと探し直すのは重い作業です。小さな部分に分ければ扱いやすくなりますが、区切り方によって、まとめて消せたはずの操作を見逃すこともあります。
エトヴェシュ・ロラーンド大学やHUN-RENウィグナー物理学研究センターの研究者らは、回路の区切り方を選ぶ整数線形計画と、量子操作の結び付きから短いゲート列を探す手法を組み合わせました。2026年11月2日公開のプレプリントで報告し、SQUANDERという公開ソフトウェアに実装しています。
簡単にまとめると？
- 小さな部分回路を短く書き直し、その候補から回路全体の区切り方を選ぶ、二段階の最適化です。
- 同じ772個の小さな目標演算で比較し、両方式が検証を通った617組では、提案法のCNOT数は少ないか同数でした。
- 分割の最適性は、列挙した候補と計算済みの費用に対するものです。回路全体の最少ゲート数や、常に短いコンパイル時間を保証しません。
どこで区切るかが、減らせる操作を変える
量子回路は、一つの量子ビットを回転させる操作や、二つの量子ビットを結び付ける操作を並べたものです。今回、主な削減対象としたCNOTは、制御側の状態に応じてもう一方を反転させる二量子ビット操作です。回路を実装するときの負担を測る指標の一つとして、その個数を数えます。
例えば、同じ向きのCNOTを続けて2回かけると、その二つは打ち消し合います。境界の両側に一つずつ分けて、それぞれを独立に最適化するだけでは、この組を見つけにくくなります。実際の回路には回転や別の操作も挟まるため、単純な対の削除だけでは足りません。複数の操作を一つの演算として見て、同じ働きをする短い列へ作り直すのが「再合成」です。
本研究は、操作の依存関係を有向非巡回グラフとして扱います。ある操作の後でなければ実行できない操作を、向きのある線で結ぶ表現です。部分回路の候補は、含めた二つの操作の間に必要な操作を取り残さず、決めた量子ビット数の上限に収まるように作ります。評価では主に3量子ビットまたは4量子ビットの部分回路を使いました。
短い部分を集めても、実行順が作れるとは限らない
各候補を書き直した後、どれを採用するかを整数線形計画（ILP）で決めます。候補ごとに採用する・しないを選び、元の各操作をちょうど一つの候補で覆いながら、CNOT数の合計を最小にします。
ここで、重なりなく覆うだけでは不十分です。論文の図1では、黒い組のG3は赤い組のG2より後に必要であり、赤い組のG4は黒い組のG1より後に必要です。各組を一まとまりとして処理しようとすると、黒を先にしても、赤を先にしても、必要な順序を満たせません。
そこで、組同士の依存が循環する選び方を除外します。循環を見つけるたびに「この候補の組み合わせを同時には選ばない」という条件を加える方法などを用意しました。局所的に正しい候補を集めることと、全体を正しい順でつなげることは、別の条件になります。
OSRは、量子操作の結び付きを探す手掛かり
部分回路を短くする側には、演算子シュミットランク（OSR）を使います。対象の量子ビットを二つの側に分けたとき、その演算を、両側それぞれの演算の組み合わせとして表すのに必要な項の数です。OSRが1なら、二つの側は別々の演算として書けます。大きいほど、両側を結ぶ操作が必要になることを示す手掛かりになります。
試しに作った回路の回転角を調整し、目標の演算との間に残る違いをOSRなどで調べます。その情報から、どの量子ビット間へCNOTを追加すると有望かを選び、再び回転角を調整します。量子ビットの接続関係も守りながら、構造の探索と数値最適化を交互に進めます。
ただし、この探索は最少CNOT数の証明ではありません。OSRから得る下限や残差の評価は探索の案内であり、回転角を調整し直すと残差自体も変わります。最後には、出力したゲート列が目標の演算を十分な精度で再現するかを別途検証します。
772個の局所比較で、何が確かめられたか
局所再合成の比較では、提案法とBQSKitに同じ目標演算、同じ量子ビット接続、同じ精度条件を与えています。対象は3・4量子ビットの計772個で、起動を含めた制限時間は1件30秒、メモリー上限は4GiB、1件を1CPUに固定する条件でした。出力回路には、接続条件と、分解の非忠実度が10−10以下であることの独立した数値検査を行っています。この精度は、実機の雑音を測った値ではありません。
| 評価項目 | 論文の結果 | 読み分ける点 |
|---|---|---|
| 全772目標での検証済み出力 | OSR方式741、BQSKit617 | 完了・検証に到達できた数 |
| 両方式が検証を通った617組 | OSRのCNOT数が少ない466、同数151、多い0 | 比較できた組の回路品質 |
| 片方が未完了の目標 | 完了率として別に記録 | ゲート数での勝敗へ置き換えない |
検証を通った617組では、提案法がCNOT数で劣る例はありませんでした。一方、772個のすべてで両方式を比較できたわけではありません。特に4量子ビットの対象では、完了できる数にも差が出ています。また、この固定された集合は手法の調整・評価に用いたもので、独立した未知の試験集合ではないと著者らは明記しています。未評価の回路全般で同じ優位性が続く保証とは分けて読む必要があります。
回路全体では、接続に合わせる費用が加わる
回路全体の比較は、まず任意の量子ビット同士を接続できる条件で再合成し、次に直線状の接続へ配置し、最後に接続条件を守ったまま再び最適化する三段階です。接続できない相手と操作するには、量子状態を入れ替えるSWAPなどが必要になり、ゲート数が増えることがあります。
全段階の結果がそろった53回路では、初期のCNOT合計19,219に対し、接続制約を入れる前の合計は3量子ビット分割で16,273、4量子ビット分割で15,569でした。直線状の接続へ配置した後は、それぞれ60,465と63,034まで増え、最後の最適化で49,621と49,300へ減っています。最後の段階で減ったことと、初期回路より少なくなったことは同じではありません。
また、SQUANDERとBQSKitでは、接続へ合わせるルーティング手法が異なります。全体の差を、分割法やOSRだけの効果とは言えません。コンパイル時間にも段階ごとの違いがあり、一部の長時間の計算が合計を押し上げる例があります。大きな部分回路ほど常に速い、あるいは最後のゲート数が必ず少ないという結果でもありません。
「大域最適」が指す範囲を確認する
この研究で分割が大域的に最適と言えるのは、列挙済みの候補と、その候補について計算した費用を固定し、ILPが最適性を証明して解けた場合です。すべての候補の再合成が最少ゲート数だと証明したわけではなく、分割を経ない別の書き直しまで含めた究極の最短回路を求めたわけでもありません。
公開コードや実験記録の入口は、方法を追試するための足場になります。ただし、今回の報告はコンパイラーの数値評価です。実機での計算成功率を示す実験とは区別する必要があります。採用を考えるときは、対象回路と接続、許容する近似誤差、制限時間、未完了例までそろえ、局所で減らした操作が最後の実行用回路にも残るかを確かめることが大切です。
出典
- Gregory Morseほか、“Entanglement-Aware Quantum Circuit Optimization through Globally Optimal Partitioning”, arXiv:2611.03845v1（2026年11月2日公開、査読前プレプリント）。概要・版情報／本文。OSRは第2節、分割・循環排除は第3節、比較条件は第4節・表1〜11、限界は第5節。
- SQUANDER著者公開実装：論文が指定するコード版。本記事では再実行による性能検証は行っていません。