OCP APAC 2026 | UALink 2.0の4仕様――接続網内計算からチップレットまで

AI向けのアクセラレータを増やすと、チップ同士がやり取りする量も増えます。速い計算機を並べるだけでは足りず、同じ仕事に参加するチップをどうつなぎ、どう管理するかが問われます。

2026年8月のOCP APAC Summitで、UALink ConsortiumのKurtis Bowman氏は、アクセラレータ間をつなぐUltra Accelerator Link（UALink）の更新を紹介しました。発表の中心は「2.0」という一つの数字よりも、通信の共通部分、信号の通り道、運用管理、チップレットへの組み込みを分けて定めたことにあります。^［1・2］

UALinkが受け持つ範囲

UALinkは、AI計算に使うアクセラレータ同士を近い範囲で結ぶスケールアップ接続の規格です。発表資料は、PCIe、CXL、Ethernetを置き換える万能な配線とは位置づけず、それぞれを補うものとしています。ラック間のネットワークや、CPUと周辺機器の接続まで、すべてをUALinkに読み替えることはできません。^［2］

今回紹介されたのはCommon 2.0、200G Data Link and Physical Layers（DL/PL）2.0、Manageability 1.0、Chiplet仕様の四つです。共通部分、信号の通り道、運用管理、チップレットを別の仕様として見ると、製品発表で「UALink対応」と書かれたときにも意味を確かめやすくなります。^［2・3］

Common 2.0は、アクセラレータ間の通信と計算

Common 2.0は、アクセラレータ間の通信に共通する部分を扱います。新たに示されたIn-Network Computeは、計算の一部を接続網の中で進め、やり取りの待ち時間や転送量を減らすことを狙うものです。複数のアクセラレータが分担して学習・推論を進める際に、データの受け渡しだけでなく、その途中でできる処理にも目を向けています。^［2・3］

ただし、公開スライドは狙いと仕様の位置づけを説明する資料です。どの演算を、どの装置で、どれだけ速くしたかという実測結果まで、この発表だけで確定できるわけではありません。性能の比較は、実装と測定条件が示された資料で確かめる必要があります。^［2］

DL/PL 2.0は、信号を運ぶ部分を独立させる

Data Link Layer（データリンク層）とPhysical Layer（物理層）は、隣り合う装置間でデータを渡す手順と、そのための信号・接続を扱います。UALinkの200G DL/PL 2.0は、この部分をCommon仕様から切り分けました。発表側は、将来、信号方式や速度を変えるときに、ほかの仕様まで同時に作り直さずに進めやすくなると説明します。^［2・3］

ここでの「200G」は仕様の名称と対象速度を示す言葉です。装置全体の実効速度や、異なるメーカーの機器を混ぜたときの性能を、その数字だけからは判断できません。

Manageability 1.0は、つながった装置を見渡すために

多くのアクセラレータとスイッチを一緒に動かすには、通信路の定義だけでなく、状態を知り、設定を変える方法も要ります。Manageability 1.0は、UALinkシステムの制御面・管理面を扱い、gNMI、YANG、SAI、Redfishなどの既存の仕組みを使う方向を示しています。^［2・3］

管理用の仕様が公開されたことと、製品同士がすでに問題なく相互運用できることは別です。製品を比べる際は、使える管理機能の範囲と、組み合わせ試験の結果を分けて見るのがよさそうです。

Chiplet仕様は、チップの内側へ接続を持ち込む

Chiplet仕様は、複数の小さな半導体ダイを一つのSoCとして組み合わせる際に、UALinkをどう組み込むかを定めます。インターフェース、形状、フロー制御、管理が対象です。発表スライドでは「Chiplet 1.0」と記されていますが、2026年9月24日に確認したConsortiumの公開一覧ではChiplet 1.01が掲載されています。資料を読むときは、発表時の版と現在配布される版を区別したいところです。^［2・3］

同一覧はUCIe 3.0への準拠も説明しています。ただし、チップ内で規格を組み込めることから、完成したサーバーやクラスタ全体の採用状況までは読み取れません。^［3］

仕様の公開と、使える製品は別の段階

発表資料のロードマップは、適合性・相互運用の取り組み「Compliance 1.0」を2026年第4四半期に示しています。実験室での評価は2027年初頭、本番導入は同年後半に進める計画です。これは2026年9月時点では将来の予定です。仕様が公開・批准されたという話を、製品が量産され、相互運用が実証済みだという話へ置き換えないようにします。^［2］

これから「UALink 2.0対応」の製品を見るなら、四つのうちどの仕様のどの版に対応するか、実際に試した機器の組み合わせは何か、性能はどの条件で測ったかを確認したいところです。通信、管理、チップへの組み込みを分けて読むことが、この発表のいちばん役立つ入口になります。

参考資料

2026年9月24日確認。本文は公開スライドとConsortiumの公開仕様一覧をもとにしています。発表動画の発言・質疑は確認対象に含めていません。

［1］Open Compute Project「2026 OCP APAC Summit」発表一覧。演題、登壇者、資料掲載。

［2］Kurtis Bowman「UALink 2.0 Specification Update: Advancing Accelerator Interconnect Technology for AI Workloads」公式掲載スライド。全15頁。仕様の役割はpp.4・7–11、ロードマップと評価計画はpp.12–13。

［3］UALink Consortium「Specifications」。Common 2.0、200G DL/PL 2.0、Manageability 1.0、Chiplet 1.01の公開一覧。