OCP APAC 2026 | 計算チップを上下に重ねる3.5D、接続密度と熱設計の両立

AI向けのチップは、計算する回路だけでなく、データを出し入れする回路やメモリーとの接続にも、大きな面積を使います。必要な機能を横へ広げていくと、チップやパッケージの大きさが制約になってきます。

そこで、横に並べる構成へ、上下に重ねる構成を組み合わせる。2026年8月のOCP APAC SummitでBroadcomのHarish Bharadwaj氏が紹介した3.5D Heterogeneous Scale-Inは、そうした立体的な実装の考え方です。計算回路とキャッシュなどを別の半導体ダイに分け、積み重ねたうえで、HBMや入出力用のチップレットとつなぎます。^［1・2］

横に並べる2.5Dと、上下に重ねる3Dを組み合わせる

半導体のダイは、ウエハーから切り出した回路の単位です。複数の機能を小さなダイに分け、組み合わせて使うものを、チップレットと呼びます。

資料の3.5D構成では、計算用のダイを上段へ置き、下段へキャッシュとNoCを配置しています。NoC（Network-on-Chip）は、チップ内の回路同士を結ぶ通信網です。機能ごとに異なる製造プロセスを組み合わせることも、設計に含まれています。^［2］

この積層されたダイ群を、配線を仲介するインターポーザー上で、HBMや入出力用のチップレットと横につなぎます。HBMは高い帯域幅でデータをやり取りする積層メモリーです。計算ダイの下にすべてを重ねるのではなく、上下の接続と、隣り合うダイ間の接続を使い分けています。^［2］

ここでの「3.5D」は、資料がこの組み合わせを表すために用いている呼び方です。数字が大きいほど一律に高性能になる尺度ではありません。どの機能を積み、どの機能を横へ置くかを見ると、構成の意味がつかみやすくなります。

回路面を向かい合わせると、接続の密度が変わる

上下のダイをつなぐ方法として、資料はFace-to-BackとFace-to-Faceを比較しています。「Face」は回路のある面、「Back」はその裏面です。前者は回路面と裏面を、後者は二つの回路面を向かい合わせて接合します。^［2］

Face-to-Backの例では、TSV（シリコン貫通電極）を通して信号をつなぎます。資料は、その間隔による接続密度の制約と、電気的な負荷を課題として挙げています。細かな回路同士を上下へ分けても、その間を十分な本数で結べるかが重要になるわけです。

一方、Face-to-Faceの例では、回路面同士のハイブリッド接合によって、より細かい間隔で信号を結んでいます。資料に示された信号接続密度は、Face-to-Backで約1,500本/mm²、Face-to-Faceで約14,000本/mm²です。これは二つの構成例における接続の密度であり、計算性能が同じ比率で高まるという数字ではありません。^［2］

接続を密にできれば、上下に分けた回路間でデータをやり取りしやすくなります。ただし、Face-to-FaceだからTSVを一切使わない、ということではありません。資料の断面図には、電力供給側などに貫通電極が残っています。

近づけた回路の熱を、どう逃がすか

回路を重ねると、データを近い場所でやり取りできる一方、熱の設計も立体的になります。上段と下段のどちらに発熱の大きい回路を置くかによって、温度分布が変わるためです。

資料は、上下のダイに配置する回路ブロックの組み合わせを変え、熱モデルを使って検討する流れを示しています。設計の早い段階から試作と照合を進め、実際のシリコンでの結果をモデルへ反映していく考え方です。^［2］

電力の届け方も同時に考えます。回路の集積が進んでも、必要な電流を十分に供給できなければ動作は安定しません。資料では、貫通電極や電源配線の配置に加え、電圧降下と、電流密度に伴う信頼性の問題を扱っています。

冷却を後から付け足すのではなく、回路の配置、電源の経路、熱の逃げ道を一緒に決める。その必要性が、積層の構成から見えてきます。

二つのダイを、一つの時間軸で動かす

上下に重ねても、ダイは別々につくられます。製造ばらつき、電圧、温度の違いによって、信号が届くタイミングも変わります。近くに置けば、それだけで同期の問題が解消するわけではありません。

資料では、ダイ間で信号を同期させる方法や、条件の組み合わせごとのタイミング検証を、設計上の課題に挙げています。さらに、複数のダイと接合工程を組み合わせるため、全体として良品を得られる割合、つまり歩留まりも考慮する必要があります。^［2］

3.5Dの狙いは、限られたパッケージの中で、より多くの回路を効率よくつなぐことです。ただ、それを成立させる条件は、接続密度だけではありません。熱を逃がし、電力を届け、信号のタイミングをそろえ、製造できる構成へ落とし込む。上下に広がった設計では、これらを一緒に見ることが大切になります。

発表企業の事業を知る

Broadcomのカスタム半導体やネットワーク半導体を含む、会社全体の事業についてはcyclewaveで紹介しています。

参考資料

2026年9月27日確認。接続密度などの数値は講演資料の構成例に基づき、製品全般の性能を表すものではありません。

［1］Open Compute Project「2026 OCP APAC Summit」発表一覧

［2］Harish Bharadwaj／Broadcom「3.5D Heterogeneous Scale-In」公式掲載スライド。全体構成はp.5、接合方式と接続密度はpp.6–7、実装・タイミング・熱と電源の課題はpp.8–10。